一种带有保护结构的SiCMOSFET器件和制备方法技术

本发明专利技术提供了一种带有保护结构的SiCMOSFET器件和制备方法，属于半导体器件技术领域，该一种带有保护结构的SiCMOSFET器件包括衬底，所述衬底上依次设有缓冲层、外延层、薄膜、JFET掺杂区和钝化层，所述薄膜的两侧均设有P区、P+区和N+区，且，所述N+区靠近所述薄膜，所述N+区和所述P区与所述薄膜之间设有保护层；其中，所述薄膜具有第一表面，所述P区分别具有第四表面和第五表面，所述N+区具有第七表面，通过在N+区和P区之间与JFET掺杂区设置屏障，可在此减弱形成电容作用，进而实现降压的作用；尤其基于以下的保护层的厚度以及掺杂浓度，从而可以增强器件的反向耐压能力，使得器件耐压能力进一步提升。器件耐压能力进一步提升。器件耐压能力进一步提升。

【技术实现步骤摘要】
一种带有保护结构的SiC MOSFET器件和制备方法


[0001]本专利技术属于半导体器件
，具体而言，涉及一种带有保护结构的SiC MOSFET器件和制备方法。

技术介绍

[0002]目前，国际上商业化的SiC功率器件主要是SBD二极管，JFET与MOSFET为代表的场效应晶体管，各种具备高阻断电压与高开关速度特性的平面栅SiC MOSFET功率器件被研发出来。
[0003]然而，由于JFET区域电阻的存在，平面栅器件具有较大的导通电阻。自由电子和空穴精确控制就越差，此时可以导致物理指标下降；从而使得杂散电流随环境温度增加而增加；PN结的耐压程度和温度系数变劣。

技术实现思路

[0004]本专利技术实施例提供了一种带有保护结构的SiC MOSFET器件和制备方法，其目的在于解决现有的SiC MOSFET器件的PN结受JFET区域电阻影响耐压程度和温度系数变劣的问题。
[0005]鉴于上述问题，本专利技术提出的技术方案是：
[0006]第一方面，本专利技术提供一种带有保护结构的SiC MOSFET器本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带有保护结构的SiCMOSFET器件，其特征在于，包括衬底，所述衬底上依次设有缓冲层、外延层、薄膜、JFET掺杂区和钝化层，所述薄膜的两侧均设有P区、P+区和N+区，且，所述N+区靠近所述薄膜，所述N+区和所述P区与所述薄膜之间设有保护层；其中，所述薄膜具有第一表面，所述P区分别具有第四表面和第五表面，所述N+区具有第七表面，所述保护层被构造为L型并包括垂直部分和平行部分，所述垂直部分与所述第一表面、所述第四表面和所述第七表面平行且接触，所述平行部分与所述第五表面平行且接触。2.根据权利要求1所述的一种带有保护结构的SiCMOSFET器件，其特征在于，所述保护层的厚度范围为0.2～0.4μm。3.根据权利要求1或2所述的一种带有保护结构的SiCMOSFET器件，其特征在于，所述保护层的掺杂浓度范围为1e8～3e8cm
‑3。4.根据权利要求3所述的一种带有保护结构的SiCMOSFET器件，其特征在于，所述P区具有第六表面，所述第六表面的一侧具有平行且接触的防护层。5.根据权利要求4所述的一种带有保护结构的SiCMOSFET器件，其特征在于，所述防护层包括厚度沿所述P区方向依次递减的第一防护层、第二防护层和第三防护层。6.根据权利要求5所述的一种带有保护结构的SiCMOSFET器件，其特征在于，所述第一防护层的厚度范围为1～3μm，所述第二防护层的厚度范围为0.8～1μm，所述第三防护层的厚度范围为0.6～0.8μm。7.根据权利要求5或6所述的一种带有保护结构的SiCMOSFET器件，其特征在于，所述第一防护层的掺杂浓度范围为5e
10
～6e
10
cm
‑3，所述第二防护层的掺杂浓度范围为4e
10
～5e
10
cm
‑3，所述第三防护层的掺...

【专利技术属性】
技术研发人员：杨玉珍，王丕龙，秦鹏海，
申请(专利权)人：深圳佳恩功率半导体有限公司，
类型：发明
国别省市：