具有高沟道迁移率的SiCMOSFET及其制备方法技术

本发明专利技术提供了具有高沟道迁移率的SiCMOSFET及其制备方法，涉及SiCMOSFET器件技术领域，包括衬底，所述衬底上方依次设有N

【技术实现步骤摘要】
具有高沟道迁移率的SiCMOSFET及其制备方法


[0001]本专利技术涉及SiCMOSFET器件
，具体涉及具有高沟道迁移率的SiCMOSFET及其制备方法。

技术介绍

[0002]碳化硅(SiC)材料具有禁带宽度大、击穿场强高、介电常数小等独特的特性，使其在场效晶体管(MOSFET)的应用方面倍受青睐，但是由于SiC MOSFET器件的沟道迁移率较低，导致严重限制了SiCMOSFET器件的发展。

技术实现思路

[0003]本专利技术的目的是针对现有技术的缺陷，提供一种具有高沟道迁移率的SiCMOSFET及其制备方法，通过在SiCMOSFET内部形成由N型块和P型块组成的隔离层对氧化层进行阻挡，减少沟道受到的界面粗糙散射的影响，同时还可以在沟道处形成一电子通道，达到提升沟道迁移率的效果。
[0004]鉴于上述问题，本专利技术提出的技术方案是：
[0005]具有高沟道迁移率的SiCMOSFET，包括：衬底，所述衬底上方依次设有N
‑
漂移层、N+漂移层和p+源区层，N
‑
漂移层、所述N+漂移层和所述p+源区层的内部由内至外依次设有栅极、氧化层、N型块和P型块，所述N+源区层的顶部设有源极金属层，所述衬底下方设有漏极金属层。
[0006]为了更好的实现本专利技术技术方案，还采用了如下技术措施。
[0007]具有高沟道迁移率的SiCMOSFET的制备方法，包括以下步骤：
[0008]S1，在SiC衬底的顶部依次通过外延工艺生成N
‑
漂移区和N+漂移层；
[0009]S2，在所述N
‑
漂移区和所述N+漂移层上蚀刻出一凹槽a，采用外延工艺在该凹槽a的内部生成SiC层，并采用离子注入形成N型块；
[0010]S3，在所述N型块上蚀刻出一凹槽b，采用外延工艺在该凹槽b的内部生成SiC层，并采用离子注入形成P型块；
[0011]S4，在N+漂移层的上方采用通过外延工艺生成p+源区层；
[0012]S5，将p+源区层的上方用于蚀刻工艺，蚀刻出一由所述p+源区层至所述N
‑
漂移层的凹槽c，所述凹槽c依次贯穿所述p+源区层、N型块和N
‑
漂移层；
[0013]S6，采用通过低压热壁化学气相沉积法在凹槽c的表面沉积一层氧化层；
[0014]S7，在所述氧化层上设置栅极；
[0015]S8，在所述N+源区层上设置源极金属层；
[0016]S9，采用机械减薄的方式去掉所述衬底，在所述N
‑
漂移层的底部设置漏极金属层。
[0017]进一步的，所述步骤S1中，所述N
‑
漂移区的厚度为10μm，掺杂浓度为1
×
10
14
cm
‑3～2
×
10
14
cm
‑3。
[0018]进一步的，所述步骤S1中，所述N+漂移层的厚度为5μm，掺杂浓度为1
×
10
17
cm
‑3～2
×
10
17
cm
‑3。
[0019]进一步的，所述P型块和所述N型块的深度、厚度以及采用的注入能量和注入剂量均完全一致。
[0020]进一步的，所述p+源区层的厚度为3μm。
[0021]进一步的，所述氧化层为SiO2。
[0022]相对于现有技术而言，本专利技术的有益效果是：通过在SiCMOSFET内部形成由N型块和P型块组成的隔离层对氧化层进行阻挡，减少沟道受到的界面粗糙散射的影响，同时还可以在沟道处形成一电子通道，达到提升沟道迁移率的效果。
[0023]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其它目的、特征和优点能够更明显易懂，以下特举本专利技术的具体实施方式。
附图说明
[0024]图1为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图1；
[0025]图2为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图2；
[0026]图3为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图3；
[0027]图4为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图4；
[0028]图5为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图5；
[0029]图6为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图6；
[0030]图7为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图7；
[0031]图8为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图8；
[0032]图9为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图9；
[0033]图10为本专利技术实施例公开的制备SiCMOSFET器件的过程示意图10；
[0034]图11为本专利技术实施例公开的具有高沟道迁移率的SiCMOSFET的制备方法的流程示意图。
[0035]附图标记：1、漏极金属层；2、衬底；3、N、漂移层；4、P型阱；5、N+源区层；6、源极金属层；7、P型块；8、N型块；9、氧化层；10、栅极。
具体实施方式
[0036]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。
[0037]参照附图1
‑
10所示，具有高沟道迁移率的SiCMOSFET，其包括衬底2，衬底2上方依次设有N3
‑
漂移层、N3+漂移层和p+源区层，N3
‑
漂移层、N3+漂移层和p+源区层的内部由内至外依次设有栅极10、氧化层9、N型块8和P型块7，N+源区层5的顶部设有源极金属层6，衬底2下方设有漏极金属层1。
[0038]参照附图1
‑
11所示，本专利技术还提出具有高沟道迁移率的SiCMOSFET的制备方法，包括以下步骤：
[0039]S1，在SiC衬底2的顶部依次通过外延工艺生成N3
‑
漂移区和N3+漂移层；
[0040]具体的，如图1～3所示，在温度为1200℃，压力为210mbar的条件下，在SiC衬底2的
上方首先通过外延工艺生成厚度为10μm的N3
‑
漂移区，其中设置的掺杂浓度为1
×
10
14
cm
‑3～2
×
10
14
cm
‑3，然后，通过外延工艺在N3
‑
漂移区的上方生成厚度为5μm的N3+漂移层，其中设置的掺杂浓度为1
×
10
17
cm
‑3～2...

【技术保护点】

【技术特征摘要】
1.具有高沟道迁移率的SiCMOSFET，其特征在于，包括：衬底，所述衬底上方依次设有N
‑
漂移层、N+漂移层和p+源区层，N
‑
漂移层、所述N+漂移层和所述p+源区层的内部由内至外依次设有栅极、氧化层、N型块和P型块，所述N+源区层的顶部设有源极金属层，所述衬底下方设有漏极金属层。2.具有高沟道迁移率的SiCMOSFET的制备方法，应用如权利要求1所述的具有高沟道迁移率的SiCMOSFET，其特征在于：包括以下步骤：S1，在SiC衬底的顶部依次通过外延工艺生成N
‑
漂移区和N+漂移层；S2，在所述N
‑
漂移区和所述N+漂移层上蚀刻出一凹槽a，采用外延工艺在该凹槽a的内部生成SiC层，并采用离子注入形成N型块；S3，在所述N型块上蚀刻出一凹槽b，采用外延工艺在该凹槽b的内部生成SiC层，并采用离子注入形成P型块；S4，在N+漂移层的上方采用通过外延工艺生成p+源区层；S5，将p+源区层的上方用于蚀刻工艺，蚀刻出一由所述p+源区层至所述N
‑
漂移层的凹槽c，所述凹槽c依次贯穿所述p+源区层、N型块和N
‑
漂移层；S6，采用通过低压热壁化学气相沉积法在凹槽c的表面沉积一层氧化层；S7，在所述氧化层上设置栅极；S8，在所述N+源区...

【专利技术属性】
技术研发人员：王丕龙，杨玉珍，秦鹏海，
申请(专利权)人：深圳佳恩功率半导体有限公司，
类型：发明
国别省市：