提供能够减小导通电阻的半导体装置。半导体装置具有：第1电极；第2电极；半导体部分，配置于所述第1电极与所述第2电极之间；第3电极，配置于所述半导体部分内；绝缘膜，配置于所述第3电极与所述半导体部分之间；绝缘部件，配置于所述半导体部分内的与所述绝缘膜分离的位置；第4电极，配置于所述绝缘部件内；以及压缩应力部件，配置于所述第4电极内，具有沿着从所述第1电极朝向所述第2电极的第1方向的压缩应力。力。力。
【技术实现步骤摘要】
半导体装置
[0001]实施方式涉及半导体装置。
技术介绍
[0002]以往，作为电力控制用的半导体装置，开发出在沟槽内埋入场板电极的FP型MOSFET(Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor：金属氧化物半导体场效应晶体管)。在这样的FP型MOSFET中，也优选减小导通电阻。
[0003]专利文献1：日本特开2016－213374号公报
技术实现思路
[0004]实施方式的目的在于，提供能够减小导通电阻的半导体装置。
[0005]实施方式所涉及的半导体装置具有：第1电极；第2电极；半导体部分，配置于所述第1电极与所述第2电极之间；第3电极，配置于所述半导体部分内；绝缘膜，配置于所述第3电极与所述半导体部分之间；绝缘部件，配置于所述半导体部分内的与所述绝缘膜分离的位置；第4电极，配置于所述绝缘部件内；以及压缩应力部件，配置于所述第4电极内，具有沿着从所述第1电极朝向所述第2电极的第1方向的压缩应力。
附图说明
[0006]图1是表示实施方式所涉及的半导体装置的俯视图。
[0007]图2是图1所示的A－A
’
线处的剖视图。
[0008]图3是表示实施方式所涉及的半导体装置的斜向剖视图。
[0009]图4的(a)是表示半导体装置内的应力分布的图，图4的(b)是纵轴取Z方向的位置，横轴取Z方向的拉伸应力而表示半导体部分内的应力分布的曲线图。
[0010]图5是横轴取Z方向的拉伸应力、纵轴取电阻减小率而表示半导体部分的拉伸应力对电阻值造成的影响的曲线图。
具体实施方式
[0011]下面，参照附图对本专利技术的实施方式进行说明。
[0012]图1是表示本实施方式所涉及的半导体装置的俯视图。
[0013]图2是图1所示的A－A
’
线处的剖视图。
[0014]图3是表示本实施方式所涉及的半导体装置的斜向剖视图。
[0015]图4的(a)是表示半导体装置内的应力分布的图，图4的(b)是纵轴取Z方向的位置，横轴取Z方向的拉伸应力而表示半导体部分内的应力分布的曲线图。
[0016]图5是横轴取Z方向的拉伸应力，纵轴取电阻减小率而表示半导体部分的拉伸应力对电阻值造成的影响的曲线图。
[0017]此外，图1是图2所示的B－B
’
线处的剖视图。另外，图4的(b)所示的Z方向的位置与
图4的(a)相对应。Z方向的位置Z1至Z4与图2所示的位置Z1至Z4相对应。各图是示意图，被适当地强调或简化。各部的尺寸比有时与实际的产品不同，在图间未必相匹配。
[0018]如图1至图3所示，本实施方式所涉及的半导体装置1是FP型MOSFET。在半导体装置1中，设置有漏极电极10(第1电极)、源极电极20(第2电极)、栅极电极30(第3电极)、场板电极40(第4电极)、半导体部分50、栅极绝缘膜60(绝缘膜)、绝缘部件70、压缩应力部件80及插头90。
[0019]在本说明书中，为了便于说明而采用XYZ正交坐标系。将从漏极电极10朝向源极电极20的方向设为“Z方向”(第1方向)，将相对于Z方向正交且相互正交的2个方向设为“X方向”及“Y方向”。将Z方向之中的从漏极电极10朝向源极电极20的方向也称为“上”，将其反方向也称为“下”，但该表达也是为了方便而使用的，与重力的方向无关。
[0020]漏极电极10与源极电极20相互地分离。半导体部分50配置于漏极电极10与源极电极20之间。在半导体部分50的上部，即，源极电极20侧的部分配置有多个绝缘部件70。在漏极电极10与绝缘部件70之间夹设有半导体部分50的一部分，在源极电极20与绝缘部件70之间没有夹设半导体部分50。
[0021]绝缘部件70由绝缘性材料例如硅氧化物形成。各绝缘部件70的形状例如是将Z方向设为长度方向的柱状，例如为六棱柱形，例如为正六棱柱状。即，在从Z方向观察时，绝缘部件70的形状例如为六边形，例如为正六边形。
[0022]在从Z方向观察时，多个绝缘部件70例如沿相互呈120度的角度的3个方向周期性地排列。在图1所示的例子中，该3个方向之中的1个方向为Y方向。由此，多个绝缘部件70配置为最接近的3个绝缘部件70的中心构成正三角形的顶点。在从Z方向观察时，绝缘部件70的各边与临接的绝缘部件70的边对置。
[0023]场板电极40(以下，称为“FP电极40”)在各绝缘部件70内一对一地配置。FP电极40的形状例如是将Z方向设为长度方向的柱状，例如为六棱柱形。FP电极40的下端由绝缘部件70覆盖。FP电极40通过绝缘部件70而与半导体部分50分离。FP电极40例如由包含杂质的多晶硅构成。插头90配置于FP电极40与源极电极20之间。由此，FP电极40经由插头90与源极电极20连接。此外，在本说明书中“连接”是指电连接。
[0024]压缩应力部件80在各FP电极40内各配置一个。压缩应力部件80的形状例如是将Z方向设为长度方向的柱状。在从Z方向观察时，压缩应力部件80的形状例如是圆形、六边形或角部倒圆角的六边形。例如，压缩应力部件80的下端由FP电极40覆盖。在各绝缘部件70中，绝缘部件70的中心轴、FP电极40的中心轴及压缩应力部件80的中心轴大致一致。
[0025]压缩应力部件80具有沿Z方向的压缩应力。即，压缩应力部件80试图将周围的物体沿Z方向拉伸。由此，对半导体部分50施加沿Z方向的拉伸应力。压缩应力部件80的材料若是产生沿Z方向的压缩应力的材料，则并不特别受到限定，例如能够包含硅氧化物、硅氮化物或铝氧化物。或者，压缩应力部件80也可以由金属形成。
[0026]栅极电极30配置于半导体部分50的上部，即，源极电极20侧的部分内。栅极电极30配置于多个绝缘部件70之间。在从Z方向观察时，栅极电极30的形状例如为蜂窝状，与绝缘部件70的各边对置。
[0027]栅极绝缘膜60设为将栅极电极30覆盖，配置于栅极电极30与半导体部分50之间及栅极电极30与源极电极20之间。栅极绝缘膜60与绝缘部件70分离。即，在栅极绝缘膜60与绝
缘部件70之间夹设有半导体部分50的一部分。因此，在栅极电极30与FP电极40之间夹设有栅极绝缘膜60、半导体部分50及绝缘部件70。
[0028]在半导体部分50中，设置有导电型为n
+
型的漏极层51、导电型为n
－
型的漂移层52、导电型为p型的基底层53(第3半导体层)及导电型为n
+
型的源极层54(第2半导体层)。也将漏极层51及漂移层52合称为“第1半导体层”。漏极层51与漏极电极10连接。漂移层52配置于漏极层51上，与漏极层51相接。基底层53配置于漂移层52上，与漂移层52相接。源极层54配置于基底层53上，与基底层53相接。即，基底本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种半导体装置，其中，具备：第1电极；第2电极；半导体部分，配置于所述第1电极与所述第2电极之间；第3电极，配置于所述半导体部分内；绝缘膜，配置于所述第3电极与所述半导体部分之间；绝缘部件，配置于所述半导体部分内的与所述绝缘膜分离的位置；第4电极，配置于所述绝缘部件内；以及压缩应力部件，配置于所述第4电极内，具有沿着从所述第1电极朝向所述第2电极的第1方向的压缩应力。2.如权利要求1所述的半导体装置，其中，所述半导体部分被施加沿着所述第1方向的拉伸应力。3.如权利要求1或2所述的半导体装置，其中，所述压缩应力部件包含硅氧化物、硅氮化物或铝氧化物。4.如权利要求1至3中任一项所述的半导体装置，其中，所述压缩应力部件的形状是以所述第1方向为长度方向的柱状。5.如权利要求1...
【专利技术属性】
技术研发人员：阿久津敏，菊地拓雄，伊藤和幸，山田展英，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。