半导体集成电路制造技术

本发明专利技术的实施方式涉及半导体集成电路。有关本实施方式的半导体集成电路具有：开关电路(SW5)，根据电压(VG5)输出或切断电压(VIN5)；开关电路(SW12)，根据电压(VG12)输出或切断电压(VIN12)；修正电路(12)，将电压(VG12)修正，输出电压(VG12c)；以及比较器(13)，将从修正电路(12)输出的电压(VG12c)与电压(VIN5)进行比较，基于比较结果设定电压(VG5)。基于比较结果设定电压(VG5)。基于比较结果设定电压(VG5)。

【技术实现步骤摘要】
半导体集成电路
[0001]本申请基于日本专利申请2022－101349号(申请日：2022年6月23日)主张优先权。本申请通过参照该基础申请而包含基础申请的全部内容。


[0002]本专利技术涉及半导体集成电路。

技术介绍

[0003]已知将输入电压输出或将输入电压切断的电力控制电路(例如，电子熔断器或负载开关)。

技术实现思路

[0004]技术方案的半导体集成电路具有：第一开关电路，根据第一信号输出或切断第一电压；第二开关电路，根据第二信号输出或切断第二电压；修正电路，将所述第二信号修正，输出第三信号；以及比较电路，将从所述修正电路输出的所述第三信号与所述第一电压进行比较，基于比较结果设定所述第一信号。
[0005]根据技术方案的半导体集成电路，能够提供在输入电压的切换时能够防止向输入电源的逆电流的产生的半导体集成电路。
附图说明
[0006]图1是表示有关第1实施方式的半导体集成电路的概要的电路图。
[0007]图2是表示有关第1实施方式的半导体集成电路的动作的时序图。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体集成电路，其具有：第一开关电路，根据第一信号输出或切断第一电压；第二开关电路，根据第二信号输出或切断第二电压；修正电路，将所述第二信号修正，输出第三信号；以及比较电路，将从所述修正电路输出的所述第三信号与所述第一电压进行比较，基于比较结果设定所述第一信号。2.如权利要求1所述的半导体集成电路，其中，所述第二开关电路具有第一n沟道MOS电场效应晶体管及第二n沟道MOS电场效应晶体管；所述第一n沟道MOS电场效应晶体管及所述第二n沟道MOS电场效应晶体管分别具有第一阈值电压；所述修正电路输出从所述第二信号减去所述第一阈值电压后的所述第三信号。3.如权利要求2所述的半导体集成电路，其中，所述修正电路具有第三n沟道MOS电场效应晶体管；所述第三n沟道MOS电场效应晶体管具有所述第一阈值电压。4.如权利要求1所述的半导体集成电路，其中，所述比较电路具有正输入端子和负输入端子；对于所述正输入端子供给所述第一电压，对于所述负输入端子供给所述第三信号。5.如权利要求1所述的半导体集成电路，其中，所述比较电路具有正输入端子和负输入端子；对于所述正输入端子供给所述第三信号，对于所述负输入端子供给所述第一电压。6.如权利要求5所述的半导体集成电路，其是第四n沟道MOS电场效应晶体管，向所述第四n沟道MOS电场效应晶体管的栅极供给所述比较电路的输出信号，向所述第四n沟道MOS电场效应晶体管的漏极供给所述第一信号，所述第四n沟道MOS电场效应晶体管的源极与供给了接地电压的接地电压端电连接。7.如权利要求1所述的半导体集成电路，其中，所述第二开关电路具有第一n沟道MOS电场效应晶体管及第二n沟道MOS电场效应晶体管；所述半导体集成电路还具有与所述第一n沟道MOS电场效应晶体管及所述第二n沟道MOS电场效应晶体管的栅极电连接的驱动器。8.如权利要求1所述的半导体集成电路，其中，所述第一开关电路具有第一n沟道MOS电场效应晶体管及第二n沟道MOS电场效应晶体管；对于所述第一n沟道MOS电场效应晶体管的漏极供给所述第一电压；所述第一n沟道MOS电场效应晶体管的源极与所述第二n沟道MOS电场效应晶体管的源极连接；所述第二n沟道MOS电场效应晶体管的漏极与输出端子电连接；所述第二开关电路具有第三n沟道MOS电场效应晶体管及第四n沟道MOS电场效应晶体管；
对于所述第三n沟道MOS电场效应晶体管的漏极供给所述第二电压；所述第三n沟道MOS电场效应晶体管的源极与所述第四n沟道MOS电场效应晶体管的源极连接；所述第四n沟道MOS电场效应晶体管的漏极与所述输出端子电连接。9.一种半导体集成电路，其具有：第一开关电路，根据第一信号输出或切断第一电压；第二开关电路，根据第二信号输出或切断...

【专利技术属性】
技术研发人员：长泽俊夫，小井手尚隆，
申请(专利权)人：东芝电子元件及存储装置株式会社，
类型：发明
国别省市：