半导体器件制造技术

提供了一种半导体器件。该半导体器件包括衬底、在衬底中限定有源区的器件隔离膜、在衬底中由器件隔离膜限定的有源区、形成在有源区中的栅极图案、以及在有源区中在栅极图案两侧的源极/漏极区，源极/漏极区包括第一部分，第一部分掺有一氧化碳(CO)离子并被再结晶。一部分掺有一氧化碳(CO)离子并被再结晶。一部分掺有一氧化碳(CO)离子并被再结晶。

【技术实现步骤摘要】
半导体器件


[0001]本公开涉及半导体器件。

技术介绍

[0002]由于信息媒体已迅速普及，半导体器件的功能已迅速发展。近来的半导体产品需要低生产成本和高集成度，以确保竞争力和高质量。
[0003]由于半导体产品已高度地集成，所以正在研究降低晶体管的源极/漏极接触的电阻的方法。源极/漏极接触的电阻可以通过肖特基势垒的高度能被降低多少来确定，并且使用掺杂来降低肖特基势垒的高度的方法用于降低源极/漏极接触的电阻。

技术实现思路

[0004]本公开的示例实施方式提供了具有改善的产品性能的半导体器件。
[0005]然而，本公开的示例实施方式不限于在这里所阐述的那些。通过参照下面给出的对本公开的详细描述，本公开的以上和其它示例实施方式对于本公开所属领域的普通技术人员将变得更加明白。
[0006]根据本公开的一些示例实施方式，提供了一种半导体器件，该半导体器件包括衬底、在衬底中限定有源区的器件隔离膜、在有源区中的栅极图案、以及在有源区中在栅极图案两侧的源极/漏极区，其中源极/漏极区包括第一部分，第一部分掺有一氧化碳(CO)离子并被再结晶。
[0007]根据本公开的前述和一些示例实施方式，提供了一种半导体器件，该半导体器件包括：衬底，包括单元区域和限定在单元区域周围的外围区域；在衬底上的位线结构，包括单元导电线和在单元导电线上的单元线盖膜；在单元区域中在衬底中的单元栅电极，单元栅电极与单元导电线交叉；外围栅极图案，在外围区域的有源区上；以及源极/漏极区，在外围区域的有源区中在栅极图案的两侧，其中源极/漏极区包括第一部分，第一部分掺有一氧化碳(CO)离子并被再结晶。
[0008]根据本公开的前述和一些示例实施方式，提供了一种半导体器件，该半导体器件包括：有源图案，在衬底上沿第一方向延伸；在有源图案上的栅极结构，包括沿不同于第一方向的第二方向延伸的栅电极；以及源极/漏极区，在有源图案上在栅电极之间，其中源极/漏极区包括第一部分，第一部分掺有一氧化碳(CO)离子并被再结晶。
[0009]其它特征和示例实施方式可以从以下详细描述、附图和权利要求明白。
附图说明
[0010]本公开的以上及其它示例实施方式和特征将通过参照附图详细描述其实施方式而变得更加明白，附图中：
[0011]图1是根据本公开的一些示例实施方式的半导体器件的截面图。
[0012]图2是图1的部分P的放大截面图。
[0013]图3是根据本公开的一些示例实施方式的半导体器件的截面图。
[0014]图4是根据本公开的一些示例实施方式的半导体器件的截面图。
[0015]图5是根据本公开的一些示例实施方式的半导体器件的布局图。
[0016]图6是图5的部分R2的放大布局图。
[0017]图7是沿着图6的线A
‑
A截取的截面图。
[0018]图8是沿着图6的线B
‑
B截取的截面图。
[0019]图9是根据本公开的一些示例实施方式的半导体器件的布局图。
[0020]图10是图9的半导体器件的透视图。
[0021]图11是沿着图10的线C
‑
C和D
‑
D截取的截面图。
[0022]图12是根据本公开的一些示例实施方式的半导体器件的布局图。
[0023]图13是图12的半导体器件的透视图。
[0024]图14是根据本公开的一些示例实施方式的半导体器件的布局图。
[0025]图15是沿着图14的线A
‑
A截取的截面图。
[0026]图16是沿着图14的线B
‑
B截取的截面图。
[0027]图17是沿着图14的线A
‑
A截取的截面图。
[0028]图18是沿着图14的线B
‑
B截取的截面图。
[0029]图19至图22是示出根据本公开的一些示例实施方式的制造半导体器件的方法的截面图。
具体实施方式
[0030]在下文中将参照附图描述本公开的实施方式。
[0031]图1是根据本公开的一些示例实施方式的半导体器件的截面图。图2是图1的部分P的放大截面图。
[0032]参照图1和图2，根据本公开的一些示例实施方式的半导体器件可以包括衬底100、第一器件隔离膜105、栅极结构GS、第一源极/漏极区150、硅化物膜155、第一源极/漏极接触170和第一层间绝缘膜190。
[0033]根据本公开的一些示例实施方式的半导体器件可以是P型金属氧化物半导体(PMOS)。
[0034]衬底100可以是硅(Si)衬底或绝缘体上硅(SOI)衬底。可选地，衬底100可以包括硅锗(SiGe)、绝缘体上SiGe(SGOI)、铟锑化物、铅碲化合物、铟砷化物、铟磷化物、镓砷化物和/或镓锑化物，但本公开不限于此。
[0035]第一器件隔离膜105可以设置在衬底100中。第一器件隔离膜105可以限定有源区。第一器件隔离膜105可以形成为浅沟槽隔离(STI)结构。第一器件隔离膜105可以从衬底100的顶表面在衬底100的厚度方向上延伸。衬底100的厚度方向可以与衬底100的顶表面正交。第一器件隔离膜105可以包括例如硅氧化物、硅氮化物、硅氮氧化物和其组合中的至少一种。
[0036]栅极结构GS可以包括第一栅电极120、第一栅极绝缘膜130、第一栅极间隔物140和第一栅极盖图案145。
[0037]第一栅极绝缘膜130可以设置在衬底100上。
[0038]第一栅极绝缘膜130可以包括硅氧化物、硅氮氧化物、硅氮化物和/或具有比硅氧化物大的介电常数的高k材料。高k材料可以包括例如硼氮化物、铪氧化物、铪硅氧化物、铪铝氧化物、镧氧化物、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铅锌铌酸盐中的至少一种。
[0039]第一栅电极120可以形成在第一栅极绝缘膜130上。
[0040]第一栅电极120可以包括例如钛氮化物(TiN)、钽碳化物(TaC)、钽氮化物(TaN)、钛硅氮化物(TiSiN)、钽硅氮化物(TaSiN)、钽钛氮化物(TaTiN)、钛铝氮化物(TiAlN)、钽铝氮化物(TaAlN)、钨氮化物(WN)、钌(Ru)、钛铝(TiAl)、钛铝碳氮化物(TiAlC
‑
N)、钛铝碳化物(TiAlC)、钛碳化物(TiC)、钽碳氮化物(TaCN)、钨(W)、铝(Al)、铜(Cu)、钴(Co)、钛(Ti)、钽(Ta)、镍(Ni)、铂(Pt)、镍铂(Ni
‑
Pt)、铌(Nb)、铌氮化物(NbN)、铌碳化物(NbC)、钼(Mo)、钼氮化物(MoN)、钼碳化物(MoC)、钨碳化物(WC)、铑(Rh)、钯(Pd)、铱(Ir)、锇(Os)、银(Ag)、金(Au)、锌(Zn)、钒(V)和其组合中的至少一种。...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：衬底；在所述衬底中限定有源区的器件隔离膜；在所述有源区中的栅极图案；以及在所述有源区中在所述栅极图案的两侧的源极/漏极区，其中所述源极/漏极区包括第一部分，所述第一部分掺有一氧化碳(CO)离子并被再结晶。2.根据权利要求1所述的半导体器件，其中所述源极/漏极区进一步包括掺有硼(B)的第二部分，以及所述第二部分在所述第一部分上。3.根据权利要求1所述的半导体器件，进一步包括：在所述衬底上连接到所述源极/漏极区的接触，其中所述源极/漏极区进一步包括第二部分，所述第二部分在所述第一部分上并包括掺杂的硼(B)，所述接触的端部被所述源极/漏极区的所述第二部分围绕。4.根据权利要求3所述的半导体器件，进一步包括：在所述接触和所述源极/漏极区的所述第二部分之间的硅化物膜。5.根据权利要求1所述的半导体器件，进一步包括：在所述源极/漏极区之下的包括缺陷的射程末端区域，其中所述源极/漏极区的厚度大于所述射程末端区域的厚度。6.根据权利要求1所述的半导体器件，其中所述源极/漏极区包括硅锗(SiGe)。7.根据权利要求1所述的半导体器件，其中掺入所述第一部分中的所述一氧化碳离子的剂量是1E14/cm2。8.一种半导体器件，包括：衬底，包括单元区域和限定在所述单元区域周围的外围区域；位线结构，在所述衬底上包括单元导电线和在所述单元导电线上的单元线盖膜；在所述单元区域中在所述衬底中的单元栅电极，所述单元栅电极与所述单元导电线交叉；外围栅极图案，在所述外围区域的有源区上；以及源极/漏极区，在所述外围区域的所述有源区中在所述栅极图案的两侧，其中所述源极/漏极区包括第一部分，所述第一部分掺有一氧化碳(CO)离子并被再结晶。9.根据权利要求8所述的半导体器件，其中所述源极/漏极区进一步包括掺有硼(B)的第二部分，以及所述第二部分在所述第一部分上。10.根据权利要求8所述的半导体器件，进一步包括：在所述衬底上连接...

【专利技术属性】
技术研发人员：梁世敏，姜炳在，李钟琴，李熙性，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：