一种深沟道半导体器件及其制作方法技术

本发明专利技术公开了一种深沟道半导体器件及其制作方法，包括衬底，位于衬底一侧的外延层，位于外延层中的多个沟槽，沟槽包括第一沟槽和多个第二沟槽，第一沟槽包括沿第一方向延伸，沿第二方向排列的第一沟槽分部以及沿第二方向延伸，沿第一方向排列的第二沟槽分部，第一方向和第二方向相交且均与衬底所在平面平行，第二沟槽位于第一沟槽的限定区域内，位于第一沟槽内的控制栅极以及位于第二沟槽内的辅助栅极，设置第一沟槽分部与第二沟槽分部相交，形成多个限定区域，进而通过将第二沟槽位于第一沟槽的限定区域内，可以在保证电耦平衡的同时将垂直于第一沟槽方向的应力分为沿第一方向的应力和沿第二方向的应力，使得受力均衡，改善晶圆的翘曲度问题。善晶圆的翘曲度问题。善晶圆的翘曲度问题。

【技术实现步骤摘要】
一种深沟道半导体器件及其制作方法


[0001]本专利技术涉及半导体
，尤其涉及一种深沟道半导体器件及其制作方法。

技术介绍

[0002]和传统金氧半场效晶体管相比，深沟道双栅极金氧半场效晶体管有更好的品质因数。由于采用电藕平衡设计，分裂栅型功率金氧半场效晶体管能够同时实现低导通电阻(Rdson)和低反向传输电容(crss)，从而降低系统的导通损耗和开关损耗，提高电子产品的使用效率。但是在耐压超过100V以后往往就需要更深的沟槽和更厚的沟槽内部SiO2层来达到理想的品质因数。但是由于SiO2和Si的热膨胀系数有着很大的差异，在制备过程中往往需要上千度的高温，在晶圆冷却下来后。晶圆往往会形成马鞍行的翘曲。随着晶圆的增大到200mm或者300mm直径，这个翘曲会越专利技术显。这种翘曲的存在导致的问题有：1)机械手臂搬送过程中产生滑片2)真空吸附工艺平台无法实现对晶圆的良好吸附导致光刻工艺中严重影响光刻精度和对准精度；3)晶圆减薄后翘曲更加严重造成测试和封装的困难。因此，如何改善晶圆的翘曲度，是深沟槽类产品批量生产过程中的主要瓶颈之一。深沟道分裂栅器件一直都采用梳状或条状结构，因此传统的封闭型沟道MOSFET无法满足电藕平衡，不被深沟道分裂栅结构采用。而单一的沟道走向导致翘曲更为严重。

技术实现思路

[0003]本专利技术实施例提供了一种深沟道半导体器件及其制作方法，通过设置第一沟槽分部与第二沟槽分部相交，形成多个限定区域，进而通过将第二沟槽位于第一沟槽的限定区域内，在保证电耦平衡的前提下，使得第二区域内的辅助栅极受力平衡，有效防止晶圆翘曲的产生，解决了深沟槽类产品批量生产过程中的瓶颈问题。
[0004]第一方面，本专利技术实施例提供了一种深沟道半导体器件，包括：
[0005]衬底；
[0006]位于所述衬底一侧的外延层；
[0007]位于所述外延层中的多个沟槽；所述沟槽包括第一沟槽和多个第二沟槽；所述第一沟槽包括沿第一方向延伸，沿第二方向排列的第一沟槽分部以及沿所述第二方向延伸，沿所述第一方向排列的第二沟槽分部，所述第一方向和所述第二方向相交且均与所述衬底所在平面平行；所述第二沟槽位于所述第一沟槽的限定区域内，以保证电耦平衡的同时使得受力均衡；
[0008]位于所述第一沟槽内的控制栅极以及位于所述第二沟槽内的辅助栅极。
[0009]进一步的，所述第一沟槽分部和所述第二沟槽分部相互相交形成网格状第一沟槽；所述第二沟槽位于所述网格状第一沟槽的网眼中。
[0010]进一步的，沿所述外延层的厚度方向，所述第一沟槽的深度为H1，所述第二沟槽的深度为H2，其中，H1＜H2。
[0011]进一步的，所述深沟道半导体器件还包括位于所述外延层远离所述衬底的一侧的
阱区层以及位于所述阱区层远离所述衬底一侧的源区层；
[0012]沿所述外延层的厚度方向，所述阱区层与所述沟槽错开设置，所述源区层与所述沟槽错开设置。
[0013]进一步的，所述深沟道半导体器件还包括栅极和源极；
[0014]所述源极位于所述源区层远离所述阱区层的一侧；所述控制栅极与栅极连接，所述辅助栅极以及所述源区层通过金属导线与所述源极连接。
[0015]进一步的，所述半导体器件还包括位于所述第一沟槽的表面的第一栅极氧化层以及位于所述第二沟槽的表面的第二栅极氧化层；
[0016]所述第一栅极氧化层围绕所述控制栅极，所述第二栅极氧化层围绕所述辅助栅极。
[0017]进一步的，所述阱区层为P型阱区，所述外延层为N型外延层；或者，所述阱区层为N型阱区，所述外延层为P型外延层。
[0018]第二方面，本专利技术实施例还提供了一种深沟道半导体器件的制作方法，该制作方法包括：
[0019]提供衬底，并在衬底上形成外延层；
[0020]在所述外延层远离所述衬底的一侧形成多个第二沟槽；
[0021]在所述第二沟槽中形成辅助栅极；
[0022]在所述外延层中形成第一沟槽，其中，所述第一沟槽包括沿第一方向延伸，沿第二方向排列的第一沟槽分部以及沿所述第二方向延伸，沿所述第一方向排列的第二沟槽分部，所述第一方向和所述第二方向相交且均与所述衬底所在平面平行；所述第二沟槽位于所述第一沟槽的限定区域内，以保证电耦平衡的同时使得受力均衡；
[0023]在所述第一沟槽中形成控制栅极。
[0024]进一步的，所述在所述第二深沟槽中形成辅助栅极之前，还包括：在所述第二沟槽表面沉积形成覆盖所述第二沟槽的第二栅极氧化层。
[0025]进一步的，所述在在所述第一沟槽中形成控制栅极之前，还包括：在所述第一沟槽表面沉积形成覆盖所述第一沟槽的第一栅极氧化层。
[0026]本专利技术中深沟道半导体器件包括衬底，位于衬底一侧的外延层，位于外延层中的多个沟槽，沟槽包括第一沟槽和多个第二沟槽，第一沟槽包括沿第一方向延伸，沿第二方向排列的第一沟槽分部以及沿第二方向延伸，沿第一方向排列的第二沟槽分部，第一方向和第二方向相交且均与衬底所在平面平行，第二沟槽位于第一沟槽的限定区域内，位于第一沟槽内的控制栅极以及位于第二沟槽内的辅助栅极，上述技术方案中，第一沟槽包括沿第一方向延伸，沿第二方向排列的第一沟槽分部以及沿第二方向延伸，沿第一方向排列的第二沟槽分部，第一方向和第二方向相交，进而第一沟槽分部与第二沟槽分部相交，形成封闭型结构，包括多个限定区域，通过将第二沟槽位于第一沟槽的限定区域内，可以在保证电耦平衡的同时将垂直于第一沟槽方向的应力分为沿第一方向的应力和沿第二方向的应力，使得受力均衡，有效防止晶圆翘曲的产生，解决了深沟槽类产品批量生产过程中的瓶颈问题。
附图说明
[0027]图1是现有技术中深沟道半导体器件的俯视示意图；
[0028]图2是图1中沿AA
’
方向的剖面示意图；
[0029]图3是本专利技术实施例提供的一种深沟道半导体器件的俯视示意图；
[0030]图4是图3中沿BB
’
方向的剖面示意图；
[0031]图5是本专利技术实施例提供的一种深沟道半导体器件的制作流程图；
[0032]图6是本专利技术实施例提供的另一种深沟道半导体器件的流程图；
[0033]图7
‑
图11是本专利技术实施例提供的另一种深沟道半导体器件的制作流程图。
具体实施方式
[0034]为使本专利技术的目的、技术方案和优点更加清楚，以下将结合本专利技术实施例中的附图，通过具体实施方式，完整地描述本专利技术的技术方案。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例，基于本专利技术的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本专利技术的保护范围之内。
[0035]图1是现有技术中深沟道半导体器件的俯视示意图，图2是图1中沿AA
’
方向的剖面示意图。参见图1和图2，该深沟道半导体器件包括沿第一方向X排列，沿第二方向Y延伸的第一深沟道210<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种深沟道半导体器件，其特征在于，包括：衬底；位于所述衬底一侧的外延层；位于所述外延层中的多个沟槽；所述沟槽包括第一沟槽和多个第二沟槽；所述第一沟槽包括沿第一方向延伸，沿第二方向排列的第一沟槽分部以及沿所述第二方向延伸，沿所述第一方向排列的第二沟槽分部，所述第一方向和所述第二方向相交且均与所述衬底所在平面平行；所述第二沟槽位于所述第一沟槽的限定区域内，以保证电耦平衡的同时使得受力均衡；位于所述第一沟槽内的控制栅极以及位于所述第二沟槽内的辅助栅极。2.根据权利要求1所述的深沟道半导体器件，其特征在于，所述第一沟槽分部和所述第二沟槽分部相互相交形成网格状第一沟槽；所述第二沟槽位于所述网格状第一沟槽的网眼中。3.根据权利要求1所述的深沟道半导体器件，其特征在于，沿所述外延层的厚度方向，所述第一沟槽的深度为H1，所述第二沟槽的深度为H2，其中，H1＜H2。4.根据权利要求1所述的深沟道半导体器件，其特征在于，所述深沟道半导体器件还包括位于所述外延层远离所述衬底的一侧的阱区层以及位于所述阱区层远离所述衬底一侧的源区层；沿所述外延层的厚度方向，所述阱区层与所述沟槽错开设置，所述源区层与所述沟槽错开设置。5.根据权利要求4所述的深沟道半导体器件，其特征在于，所述深沟道半导体器件还包括栅极和源极；所述源极位于所述源区层远离所述阱区层的一侧；所述控制栅极与栅极连接，所述辅助栅极以及所述源区层通过金属导线与所述...

【专利技术属性】
技术研发人员：罗志云，潘梦渝，王飞，
申请(专利权)人：恒泰柯半导体上海有限公司，
类型：发明
国别省市：