【技术实现步骤摘要】
存储系统、半导体存储器件及其操作方法本申请是2013年10月23日提交的申请号为201310504502.3、专利技术名称为“存储系统、半导体存储器件及其操作方法”的专利申请的分案申请。相关申请的交叉引用本申请要求于2013年5月7日向韩国知识产权局提交的申请号为10-2013-0051174的韩国专利申请的优先权。上述申请的公开内容通过引用合并于此。
本公开涉及一种电子设备及其操作方法，且更具体而言，涉及一种存储系统、半导体存储器件及其操作方法。
技术介绍
本部分的陈述仅提供与本公开相关的背景信息，并不构成现有技术。半导体存储器件通常被分成易失性存储器件和非易失性存储器件。易失性存储器件提供快速的读取和写入速度，但是在断电时丢失存储在存储器单元中的数据。非易失性存储器件具有较慢的读取和写入速度，但是在电源中断或阻断时仍保持数据。因而，为了存储无论是否有电都需要存储的数据时，采用非易失性存储器件。非易失性存储器件包括：只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦...
【技术保护点】
1.一种存储系统，包括：/n存储器控制器，所述存储器控制器被配置成顺序地输出命令、地址和数据；以及/n半导体存储器件，所述半导体存储器件被配置成响应于所述命令、所述地址和所述数据而将至少一个页数据存储在每个存储器单元中；/n其中，所述存储器控制器被配置成分开地输出第一地址和第二地址，/n其中，所述第一地址被用于从所述数据中确定所述至少一个页数据，以及所述第二地址被用于确定与所述至少一个存储器单元耦接的字线，以及/n其中，在输出所述第一地址之后，从所述存储器控制器输出所述第二地址。/n
【技术特征摘要】 【专利技术属性】
20130507 KR 10-2013-0511741.一种存储系统，包括：
存储器控制器，所述存储器控制器被配置成顺序地输出命令、地址和数据；以及
半导体存储器件，所述半导体存储器件被配置成响应于所述命令、所述地址和所述数据而将至少一个页数据存储在每个存储器单元中；
其中，所述存储器控制器被配置成分开地输出第一地址和第二地址，
其中，所述第一地址被用于从所述数据中确定所述至少一个页数据，以及所述第二地址被用于确定与所述至少一个存储器单元耦接的字线，以及
其中，在输出所述第一地址之后，从所述存储器控制器输出所述第二地址。
2.如权利要求1所述的存储系统，其中，所述存储器控制器被配置成以不同的地址组来输出所述第一地址和所述第二地址。
3.如权利要求1所述的存储系统，其中，所述半导体存储器件被配置成：
根据第一命令和所述第一地址，从所述数据中确定所述至少一个页数据；以及
根据第二命令和所述第二地址，将确定的所述至少一个页数据存储在所述至少一个存储器单元中。
4.如权利要求3所述的存储系统，其中，所述半导体存储器件被配置成同时将所述至少一个页数据存储在所述至少一个存储器单元中。
5.如权利要求1所述的存储系统，其中，所述半导体存储器件还包括：
存储器阵列，所述存储器阵列被配置成包括所述至少一个存储器单元；
控制逻辑，所述控制逻辑被配置成响应于所述第一地址和所述第二地址来产生第一控制信号和第二控制信号，以及
页缓冲器，所述页缓冲器被配置成响应于所述第一控制信号从所述数据中确定所述至少一个页数据，以及响应于所述第二控制信号将所述至少一个页数据存储在所述至少一个存储器单元中。
6.一种半导体存储器件，包括：
存储器阵列，所述存储器阵列被配置成包括与字线和位线耦接的存储器单元，以及将至少一个页数据存储在每个存储器单元中；以及
外围电路，所述外围电路被配置成响应于命令、地址和数据将所述至少一个页数据存储在每个存储器单元中；
其中，所述命令、所述地址和所述数据从控制器顺序地输入，
其中，所述地址被分成用于从所述数据中确定所述至少一个页数据的第一地址和用于确定所述字线的第二地址，并且所述外围电路被配置成接收输入至其的所述第一地址和所述第二地址，以及
其中，在接收所述第一地址之后接收所述第二地址。
7.如权利要求6所述的半导体存储器件，其中，所述外围电路被配置成：
根据第一命令和所述第一地址从所述数据中确定所述至少一个页数据；以及
根据第二命令和所述第二地址将确定的所述至少一个页数据存储在每个存储器单元中。
8.如权利要求7所述的半导体存储器件，其中，所述外围电路被配置成同时将所述至少一个页数据存储在每个存储器单元中。
9.如权利要求6所述的半导体存储器件，其中，所述第一地址和所述第二地址以不同的地址组被输入至所述外围电路。
技术研发人员：赵完益，李相奎，金明寿，郑胜在，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。