集成电路装置及其形成方法制造方法及图纸

一种集成电路装置及其形成方法，在此提供了具有互连结构的集成电路及形成此集成电路的方法的范例。在一些范例中，此方法包含接收一包含层间介电层的工件。形成包含接触件填充物的第一接触件，且其延伸穿过层间介电层。凹蚀层间介电层，使得接触件填充物延伸出层间介电层的顶表面。在层间介电层上形成蚀刻停止层，使得第一接触件的接触件填充物延伸进蚀刻停止层。形成第二接触件，其延伸穿过蚀刻停止层以连接至第一接触件。在一些这样的范例中，第二接触件和第一接触件的顶表面及侧表面物理接触。

Integrated circuit device and its forming method

【技术实现步骤摘要】
集成电路装置及其形成方法
本实施例涉及半导体技术，特别涉及一种包含互连部件(interconnectfeature)的半导体结构。
技术介绍
半导体集成电路产业经历了快速成长。集成电路演进期间，功能密度(即单位芯片面积的互连装置数目)通常会增加而几何尺寸(即可使用生产工艺创建的最小元件(或线))却减少。此微缩化的过程通常会以增加生产效率与降低相关成本而提供助益。然而，此微缩化也会伴随着更为复杂的设计与将集成电路纳入装置的工艺。工艺上对应的进展使更为复杂的设计得以精确与可靠的方式所制造。装置与和装置耦合的导体网络结构的生产已有所进展。在这方面，一个集成电路可以包括一个互连结构以和电路元件(即鳍式场效型晶体管(FinFETs)、平面场效型晶体管(planarFETs)、存储器装置、双极接面晶体管(Bipolar-JunctionTRansitors，BJTs)、发光二极管(LEDs)、其他主动及/或被动元件等)电耦合。互连结构可以包括任意数目的垂直堆叠的介电层和在层间水平方向的导电线路。穿孔可以垂直延伸以连接某一层的导电线路至另一相邻层的导电线路。同样地，接触件可以垂直延伸于导电线路和基底层级的部件之间。线路、穿孔、和接触件共同承载信号、功率、并使装置之间接地且允许它们作为一个电路运行。
技术实现思路
本实施例提供一种集成电路装置的形成方法，包含：接收包含层间介电层的工件；形成延伸通过该层间介电层的第一接触件，其中第一接触件包含填充材料；凹蚀层间介电层，使得该填充材料延伸出层间介电层的顶表面；在层间介电层上形成蚀刻停止层，使得第一接触件的填充材料延伸进蚀刻停止层；以及形成延伸穿过蚀刻停止层第二接触件以耦合至第一接触件。本实施例提供一种集成电路装置的形成方法，包含：接收工件，工件包括源极/漏极部件和在源极/漏极部件上的层间介电层；形成延伸穿过层间介电层的第一接触件以电耦合至源极/漏极部件；凹蚀层间介电层，使得第一接触件的顶表面位于层间介电层的顶表面之上；以及形成耦合至第一接触件的第二接触件。本实施例提供一种集成电路装置，包含：基板、层间介电质，该置于基板上；第一接触件，延伸穿过层间介电质，其中第一接触件延伸出层间介电质；以及第二接触件和第一接触件的顶表面物理性接触。附图说明以下将配合说明书附图详述本实施例。应注意的是，依据在业界的标准做法，各种特征并未按照比例绘制且仅用以说明例示。事实上，可任意地放大或缩小元件的尺寸，以清楚地表现出本实施例的特征。图1A、图1B是根据本专利技术的不同实施例，示出有互连结构的工件的工艺方法的流程图。图2是根据本专利技术的不同实施例，示出执行工艺方法的工件的透视图。图3、图4、图5、图6、图7、图8、图9、图10、图11、图12、图13、图14、图15、图16、图17是根据本专利技术的不同实施例，示出沿鳍片长度方向截断鳍片的工件的截面图。图18是根据本专利技术的不同实施例，示出沿鳍片长度方向截断鳍片的工件的截面图，其有部分覆盖误差。附图标记说明：100～方法200、1800～工件102、104、106、108、110、112、114、116、118、120、122、124、126、128、130、132、134、136、138～步骤202～沿鳍片长度方向截断鳍片的工件的截面204～基板206～装置鳍片208～隔离部件210～源极/漏极部件212～通道区214～栅极结构302～界面层304～栅极介电质306～盖层308～功函数层310～电极填充物312～栅极盖层314～侧壁间隔层316～底部接触蚀刻停止层318、320、1404、1814层间介电层402、1502～凹槽404～光刻胶406～凹槽402位于层间介电层318及320界面处的宽度408～角度410、1102、1202、1818～标记412～层间介电层320的厚度602、1812～介电质接触件衬层802～接触件衬层前驱物902、1602、1808、1822～接触件衬层1002、1604、1810、1824～接触件填充物1004、1606～接触件1402、1816～中间接触件蚀刻停止层1802～第一区域1804～第二区域1806、1820～连接部件具体实施方式以下公开提供了许多的实施例或范例，用于实施所提供的标的物的不同元件。各元件和其配置的具体范例描述如下，以简化本实施例的说明。当然，这些仅仅是范例，并非用以限定本实施例。举例而言，叙述中若提及第一元件形成在第二元件之上或上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，在以下公开中，一个连接且/或耦合至另一个元件的元件的形成可能包含元件之间直接接触的实施例，也可能包含额外的元件形成、插入在元件之间，使得它们不直接接触的实施例。此外，会用到空间相对用词，例如「较低的」、「较高的」、「水平地」、「垂直地」、「上方」、「下方」、「在……之上」「在……的下」、「下」、「顶」、「底」及其衍生词，是为了便于描述附图中一个部件与另一个部件之间的关系。这些空间相对用词涵盖装置包括部件的不同方位。此外，本实施例可能在各种范例中重复参考数值以及/或字母。如此重复是为了简明和清楚的目的，而非用以表示不同实施例及/或配置之间在所述的内容以外有绑定特定的关系。集成电路包含在基板或晶圆上形成、数目不断增加的主动/被动元件，并在其上设置复杂的互连结构以电耦合至元件。虽然在装置的制造以及微缩化上已经有重大的进展，内连线普遍上阻碍了缩小它的努力。其中一个问题是，一些互连部件和其他层上的其他部件耦合，且较小的部件能提供较小的、用于和其他层的其他部件耦合的着陆区。因此，较小的部件对于层与层之间的覆盖误差有较小的耐受性。再者，因为电阻取决于一个导体的截面积，不仅是较小的部件有较大的电阻，较小的接触面积也可能会增加层间电阻。一些关于本技术的范例通过形成延伸穿出介电互连材料的导电互连部件解决了这些问题。如此可以提供更大的接触面积，因为上层导电部件可以延伸通过下层导电部件的顶表面以耦合至其侧表面及顶表面。较大的接触面积可以降低层间电阻，且在有覆盖误差的状况下也可以提供一个可靠的电性互连。也可以从下层导电部件的侧表面拉回衬层，以更加减少界面电阻。在一些范例中，改进的界面将允许可靠地形成更小的导电部件。值得注意的是，这些优点仅仅是范例，任何特定实施例并不需要特定的优点。本实施例提供了一个包含互连结构的集成电路。此电路及形成此电路的技术的范例将参照图1A至图17以描述。在这方面，根据本实施例的各种的面向，图1A及图1B为制造具有一互连结构的工件200的方法100的流程图。额外的步骤可本文档来自技高网...

【技术保护点】
1.一种集成电路装置的形成方法，该方法包括：/n接收一包含一层间介电层的工件；/n形成延伸通过该层间介电层的一第一接触件，其中该第一接触件包含一填充材料；/n凹蚀该层间介电层，使得该填充材料延伸出该层间介电层的一顶表面；/n在该层间介电层上形成一蚀刻停止层，使得该第一接触件的该填充材料延伸进该蚀刻停止层；以及/n形成一延伸穿过该蚀刻停止层的一第二接触件以耦合至该第一接触件。/n

【技术特征摘要】
20181029 US 62/751,935;20190220 US 16/280,4331.一种集成电路装置的形成方法，该方法包括：
接收一包含一层间介电层的工件；
形成延伸通过该层间...

【专利技术属性】
技术研发人员：蔡镇鸿，李振铭，杨复凯，王美匀，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾;71