【技术实现步骤摘要】
半导体封装件相关申请的交叉引用本申请要求于2018年9月28日在韩国知识产权局提交的韩国专利申请No.10-2018-0116577的优先权，其全部内容通过引用并入在本文中。
本专利技术构思涉及半导体封装件，更具体地，涉及包括多个堆叠半导体芯片的堆叠半导体封装件。
技术介绍
随着电子工业和用户需求的快速发展，电子设备正变得更紧凑且更轻。因此，对作为电子设备核心部分的半导体器件的高度集成和容量提高存在需求。然而，提高半导体器件的集成存在限制。因此，正在开发包括多个半导体芯片的半导体封装件以实现大容量。另外，随着对提高半导体器件的容量的需求变得更高，正在开发堆叠有半导体封装件中包括的多个半导体芯片的堆叠半导体封装件。
技术实现思路
本专利技术构思提供一种堆叠半导体封装件，所述堆叠半导体封装件已经通过防止和/或减少在堆叠有多个半导体芯片的封装基底基板中发生的缺陷改进了可靠性。为了实现上述目的，本专利技术构思提供如本文中所描述的堆叠半导体封装件。根据本专利技术构思的一个方面...
【技术保护点】
1.一种堆叠半导体封装件，所述堆叠半导体封装件包括：/n封装基底基板，所述封装基底基板包括多条信号线和至少一条电源线，其中，多个顶面连接焊盘和多个底面连接焊盘分别位于所述封装基底基板的顶面和底面上；以及/n多个半导体芯片，所述多个半导体芯片被顺序地堆叠在所述封装基底基板上并且电连接到所述顶面连接焊盘，所述多个半导体芯片包括作为所述多个半导体芯片中的最底层半导体芯片的第一半导体芯片，以及位于所述第一半导体芯片上的第二半导体芯片，/n其中，所述多条信号线与所述封装基底基板的与所述第一半导体芯片的第一边缘交叠的第一部分间隔开，所述第一边缘在垂直于所述封装基底基板的垂直方向上与所述...
【技术特征摘要】
20180928 KR 10-2018-01165771.一种堆叠半导体封装件，所述堆叠半导体封装件包括：
封装基底基板，所述封装基底基板包括多条信号线和至少一条电源线，其中，多个顶面连接焊盘和多个底面连接焊盘分别位于所述封装基底基板的顶面和底面上；以及
多个半导体芯片，所述多个半导体芯片被顺序地堆叠在所述封装基底基板上并且电连接到所述顶面连接焊盘，所述多个半导体芯片包括作为所述多个半导体芯片中的最底层半导体芯片的第一半导体芯片，以及位于所述第一半导体芯片上的第二半导体芯片，
其中，所述多条信号线与所述封装基底基板的与所述第一半导体芯片的第一边缘交叠的第一部分间隔开，所述第一边缘在垂直于所述封装基底基板的垂直方向上与所述第二半导体芯片交叠。
2.根据权利要求1所述的堆叠半导体封装件，其中，所述多条信号线中的至少一些信号线穿过所述封装基底基板的与所述第一半导体芯片的第二边缘交叠的第二部分，所述第二边缘在所述垂直方向上与所述第二半导体芯片不交叠。
3.根据权利要求1所述的堆叠半导体封装件，其中，每一个所述底面连接焊盘在平行于所述封装基底基板的水平方向上具有第一宽度，并且
其中，所述多条信号线与所述封装基底基板的与所述第一边缘交叠的所述第一部分在所述水平方向上间隔开了第二宽度，所述第二宽度等于或大于所述第一宽度。
4.根据权利要求3所述的堆叠半导体封装件，其中，所述第二宽度等于所述第一宽度或者是所述第一宽度的两倍。
5.根据权利要求3所述的堆叠半导体封装件，其中，所述至少一条电源线的一部分位于从所述封装基底基板的与所述第一半导体芯片的所述第一边缘交叠的所述第一部分起的所述第二宽度内。
6.根据权利要求3所述的堆叠半导体封装件，其中，所述至少一条电源线穿过所述封装基底基板的与所述第一半导体芯片的所述第一边缘交叠的所述第一部分。
7.根据权利要求1所述的堆叠半导体封装件，其中，所述第一边缘包括所述第一半导体芯片的所有边缘。
8.根据权利要求1所述的堆叠半导体封装件，其中，所述第一边缘包括所述第一半导体芯片的边缘当中的一个整个边缘和两个其他边缘的一部分。
9.根据权利要求1所述的堆叠半导体封装件，其中，所述第一边缘包括所述第一半导体芯片的边缘当中的两个边缘的一部分。
10.一种堆叠半导体封装件，所述堆叠半导体封装件包括：
封装基底基板，所述封装基底基板包括多个层、多条信号线、至少一条电源线和多个球焊盘，所述多个层包括顶层和底层，所述多条信号线和所述至少一条电源线位于至少一些所述层中，并且所述多个球焊盘位于所述底层中并各自具有第一宽度；以及
多个半导体芯片，所述多个半导体芯片被堆叠在所述封装基底基板上并且包括作为所述多个半导体芯片中的最底层半导体芯片的第一半导体芯片，以及在所述第一半导体芯片上的第二半导体芯片，
其中，所述封装基底基板还包括具有第一区域和第二区域的交叠区域，
其中，所述第一区域具有等...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。