SIC MOSFET半导体封装件及相关方法技术

本发明专利技术题为“SIC MOSFET半导体封装件及相关方法”。本发明专利技术公开了一种半导体封装件。半导体封装件的具体实施方式可以包括：一个或多个半导体管芯，该一个或多个半导体管芯耦接在基架和夹具之间，该基架包括与一个或多个半导体管芯的栅极焊盘耦接的基架的栅极焊盘以及与一个或多个半导体管芯的源极焊盘耦接的基架的源极焊盘，其中基架的栅极焊盘延伸超出一个或多个半导体管芯的周边。

SiC MOSFET semiconductor package and related methods

【技术实现步骤摘要】
SICMOSFET半导体封装件及相关方法相关专利申请的交叉引用本文档要求授予Estacio等人的名称为“SiCMOSFETSemiconductorPackagesandRelatedMethods”(SiCMOSFET半导体封装件及相关方法)的美国临时专利申请62/733793的提交日期的权益，该申请提交于2018年9月20日，该申请的公开内容据此全文以引用方式并入本文。
技术介绍
1.
本文档的各方面整体涉及用于封装半导体器件的系统和方法。更具体的实施方式还包括用于碳化硅半导体器件的封装件。2.
技术介绍
半导体器件包封在封装件中，以实现与电路板或耦接到封装件的其他电子器件的电气连接和机械连接。
技术实现思路
一种半导体封装件的实施方式可以包括：一个或多个半导体管芯，该一个或多个半导体管芯耦接在基架(baseframe)和夹具之间，该基架包括与一个或多个半导体管芯的栅极焊盘耦接的基架的栅极焊盘以及与一个或多个半导体管芯的源极焊盘耦接的基架的源极焊盘，其中基架的栅极焊盘延伸超出一个或多个半导体管芯的周边。半导体封装件的实施方式可包括以下各项中的一项、全部或任一项：Ag烧结层可以耦接在一个或多个半导体管芯、夹具和基架之间。该夹具可以包括漏极焊盘，并且该夹具与一个或多个半导体管芯的漏极焊盘耦接。模制化合物(moldcompound)可以在一个或多个半导体管芯中的管芯的四个侧面上包封一个或多个半导体管芯。重新分布层可以包括在一个或多个半导体管芯的栅极焊盘和基架的栅极焊盘之间。散热器(heatsink)可以通过管芯粘合剂材料直接耦接到一个或多个半导体管芯。封装件可以被配置为在400V至1700V的操作电压范围内在一个或多个半导体管芯的终端环与一个或多个半导体管芯的源极焊盘之间提供电隔离。半导体封装件的实施方式可以包括：一个或多个半导体管芯，该一个或多个半导体管芯耦接在基架和散热器之间，该基架包括与一个或多个半导体管芯的栅极焊盘耦接的基架的栅极焊盘以及与一个或多个半导体管芯的源极焊盘耦接的基架的源极焊盘，其中基架的栅极焊盘延伸超出一个或多个半导体管芯的周边。半导体封装件的实施方式可包括以下各项中的一项、全部或任一项：Ag烧结层可以耦接在一个或多个半导体管芯、散热器和基架之间。该散热器可以包括漏极焊盘，并且该散热器与一个或多个半导体管芯的漏极焊盘耦接。模制化合物可以在一个或多个半导体管芯中的管芯的四个侧面上包封一个或多个半导体管芯。重新分布层可以包括在一个或多个半导体管芯的栅极焊盘和基架的栅极焊盘之间。一种形成半导体封装件的方法的实施方式可以包括：提供基架；提供两个或更多个半导体管芯，该两个或更多个半导体管芯各自与散热器或夹具耦接，该两个或更多个半导体管芯通过晶圆载体耦接在一起；将Ag烧结材料耦接在基架的一个或多个栅极焊盘和一个或多个源极焊盘上；用Ag烧结材料对一个或多个半导体管芯的一个或多个栅极焊盘和一个或多个源极焊盘进行加压烧结；将模制化合物模塑在基架和两个或更多个半导体管芯上方；以及研磨掉晶圆载体以暴露散热器或夹具，该散热器或夹具各自包括漏极接触件。形成半导体封装件的方法的实施方式可包括以下各项中的一项、全部或任一项：该方法可以包括在加压烧结后，将两个或更多个半导体管芯耦接到夹具。该方法可以包括将夹具耦接到基架。基架的栅极焊盘可以延伸超出两个或更多个半导体管芯的周边。两个或更多个半导体管芯可以使两个或更多个半导体管芯中的每一个的所有四个侧面都由模制化合物封装。该方法可以包括将封装件包括在汽车高功率模块(AHPM)模块中。对于本领域的普通技术人员而言，通过说明书和附图并且通过权利要求书，上述以及其他方面、特征和优点将会显而易见。附图说明将在下文中结合附图来描述实施方式，在附图中类似标号表示类似元件，并且：图1示出了第一封装件实施方式的分解图，包括顶部(活虫)视图和底部(死虫)视图；图2示出了图1的封装件的顶部透视图和侧面部分看穿视图；图3示出了其中两个SiCMOSFET与栅极侧彼此面对耦接的封装件设计；图4示出了通过内部重新分布层(RDL)和基架结构的组合形成的RDL的侧视图的顶部透视图；图5示出了其中聚酰亚胺钝化的高度使聚酰亚胺产生间隙，从而防止在Ag烧结材料和焊盘材料之间发生加压烧结的焊盘结构；图6示出了其中聚酰亚胺钝化的高度使Cu焊盘材料产生间隙，从而防止在Ag烧结材料和焊盘材料之间发生加压烧结的焊盘结构；图7A示出了直接施加在SiC器件的每个源极接触件上方的三个单独的Ag烧结层；图7B示出了直接施加在SiC器件的所有源极接触件上方的单个Ag烧结层；图8示出了图7A和图7B的侧视图；图9示出了形成与图1中所示的封装件类似的半导体封装件的方法的实施方式；图10示出了单个SiCMOSFET管芯的顶视图以及经由压力辅助Ag烧结材料耦接到管芯背面的Cu散热器的侧视图，并且示出了将散热器与SiC管芯耦接的方法的实施方式；图11示出了将SiC管芯与散热器耦接的方法的实施方式的处理流程；图12示出了在不使用漏极夹具的情况下形成半导体封装件的方法的实施方式的处理流程；图13示出了替代半导体封装件实施方式的各种视图；图14示出了如图13所示的封装件的内部结构，其中图14A和图14B是沿着所示截线截取的横截面图；图15示出了其中包括两个SiCMOSFET封装件的汽车高功率模块的实施方式的近距离视图；图16示出了以下各项：示出四个管芯放置在其上的预模制基架的实施方式；以及示出基架上的模制化合物的厚度的侧视图和端视图；图17示出了在施加附加的模制化合物后图16的封装件；并且图18示出了在研磨后图17的封装件的实施方式。具体实施方式本公开、其各方面以及实施方式并不限于本文所公开的具体部件、组装工序或方法元素。本领域已知的与预期半导体封装件符合的许多另外的部件、组装工序和/或方法元件将显而易见地能与本公开的特定实施方式一起使用。因此，例如，尽管本专利技术公开了特定实施方式，但是此类实施方式和实施部件可包括符合预期操作和方法的本领域已知用于此类半导体封装件以及实施部件和方法的任何形状、尺寸、样式、类型、模型、版本、量度、浓度、材料、数量、方法元素、步骤等。广泛多种半导体器件由广泛多种半导体衬底制成。在本文档中，公开了一种用于在碳化硅半导体衬底上制造的金属氧化物场效应晶体管(MOSFET)器件的扇出封装件设计。虽然该解决方案中示出的结构为本文档中公开的MOSFET设计所特有，但本文公开的原理可以应用于在广泛多种半导体衬底类型的任一种上形成的其他半导体器件类型(整流器、绝缘栅双极晶体管[IGBT]、双极性结型晶体管等)，这些半导体衬底类型诸如(通过非限制性示例)单晶硅、本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：/n一个或多个半导体管芯，所述一个或多个半导体管芯耦接在基架和夹具之间，所述基架包括：/n所述基架的栅极焊盘，所述基架的所述栅极焊盘与所述一个或多个半导体管芯的栅极焊盘耦接；和/n所述基架的源极焊盘，所述基架的所述源极焊盘与所述一个或多个半导体管芯的源极焊盘耦接；/n其中所述基架的所述栅极焊盘延伸超出所述一个或多个半导体管芯的周边。/n

【技术特征摘要】
20180920 US 62/733,793;20190813 US 16/539,3191.一种半导体封装件，包括：
一个或多个半导体管芯，所述一个或多个半导体管芯耦接在基架和夹具之间，所述基架包括：
所述基架的栅极焊盘，所述基架的所述栅极焊盘与所述一个或多个半导体管芯的栅极焊盘耦接；和
所述基架的源极焊盘，所述基架的所述源极焊盘与所述一个或多个半导体管芯的源极焊盘耦接；
其中所述基架的所述栅极焊盘延伸超出所述一个或多个半导体管芯的周边。


2.根据权利要求1所述的半导体封装件，还包括Ag烧结层，所述Ag烧结层耦接在所述一个或多个半导体管芯、所述夹具和所述基架之间。


3.根据权利要求1所述的半导体封装件，其中所述夹具包括漏极焊盘，所述夹具被配置为与所述一个或多个半导体管芯的漏极焊盘耦接。


4.根据权利要求1所述的半导体封装件，还包括在所述一个或多个半导体管芯的所述栅极焊盘和所述基架的所述栅极焊盘之间的重新分布层。


5.一种半导体封装件，包括：
一个或多个半导体管芯，所述一个或多个半导体管芯耦接在基架和散热器之间，所述基架包括：
所述基架的栅极焊盘，所述基架的所述栅极焊盘与所述一个或多个半导体管芯的栅极焊盘耦接...

【专利技术属性】
技术研发人员：M·C·艾斯达西欧，J·蒂萨艾尔，E·A·卡巴雨歌，
申请(专利权)人：半导体元件工业有限责任公司，
类型：发明
国别省市：美国;US