半导体器件及其形成方法、半导体结构技术

一种半导体结构及其形成方法，形成方法包括：形成基底，基底包括电阻区；形成覆盖基底的第一介质层；形成覆盖第一介质层的牺牲层；依次图形化牺牲层和第一介质层，在电阻区的第一介质层内形成凹槽；在凹槽的底部和侧壁上形成电阻材料层，电阻材料层还覆盖剩余牺牲层；形成覆盖电阻材料层的刻蚀停止材料层；去除高于凹槽顶部的刻蚀停止材料层和电阻材料层，保留凹槽中的剩余刻蚀停止材料层作为刻蚀停止层，保留凹槽中的剩余电阻材料层作为电阻层；形成刻蚀停止层和电阻层后，去除剩余牺牲层。本发明专利技术通过形成牺牲层和凹槽，增大了后续形成互连通孔的工艺窗口，有利于改善器件的性能和良率。

Semiconductor device and its formation method, semiconductor structure

【技术实现步骤摘要】
半导体器件及其形成方法、半导体结构
本专利技术实施例涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法、半导体结构。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展，MOS晶体管的特征尺寸不断缩小，各种由器件的物理极限所引起的二级效应相继出现，器件特征尺寸按比例缩小变得困难。其中，最具挑战性的是如何解决半导体器件漏电流大的问题。当前提出的解决方法是，采用高k金属栅(HKMG)技术形成金属栅结构(metalgate)，即采用具有高介电常数的电介质材料(通常称为高k栅介质材料)来形成栅介质层，并采用包含金属元素的导电材料(通常称为金属材料)来形成栅电极，以避免高k栅介质材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。除了MOS晶体管之外，集成电路制造领域中通常还包括电阻器。由于高k栅介质材料具有较低的电阻系数，高k金属栅不能用来作为电阻器。因此，目前在形成覆盖高k金属栅的介质层后，会在电阻器区域所对应的介质层上形成导电层，所述导电层用于形成高阻值(highresistivity，HR)器件。但是，电阻器的形成，容易导致器件性能和良率的下降。
技术实现思路
本专利技术实施例解决的问题是提供一种半导体器件及其形成方法、半导体结构，改善器件的性能和良率。为解决上述问题，本专利技术实施例提供一种半导体器件的形成方法，包括：形成基底，所述基底包括电阻区；形成覆盖所述基底的第一介质层；形成覆盖所述第一介质层的牺牲层；依次图形化所述牺牲层和第一介质层，在所述电阻区的第一介质层内形成凹槽；在所述凹槽的底部和侧壁上形成电阻材料层，所述电阻材料层还覆盖剩余牺牲层；形成覆盖所述电阻材料层的刻蚀停止材料层；去除高于所述凹槽顶部的刻蚀停止材料层和电阻材料层，保留所述凹槽中的剩余刻蚀停止材料层作为刻蚀停止层，保留所述凹槽中的剩余电阻材料层作为电阻层；形成所述刻蚀停止层和电阻层后，去除所述剩余牺牲层。相应的，本专利技术实施例还提供一种半导体器件，包括：基底，所述基底包括电阻区；第一介质层，位于所述基底上，所述电阻区的第一介质层内形成有凹槽；电阻层，位于所述凹槽的底部和侧壁上；刻蚀停止层，覆盖所述电阻层。相应的，本专利技术实施例还提供一种半导体结构，包括：基底，所述基底包括电阻区；介质层，位于所述基底上；牺牲层，位于所述介质层上，所述牺牲层露出所述电阻区的部分介质层；凹槽，位于所述牺牲层露出的介质层内；电阻材料层，位于所述凹槽的底部和侧壁上，所述电阻材料层还覆盖所述牺牲层；刻蚀停止材料层，覆盖所述电阻材料层。与现有技术相比，本专利技术实施例的技术方案具有以下优点：本专利技术实施例在电阻区的第一介质层内形成凹槽后，在所述凹槽的底部和侧壁上形成电阻材料层，所述电阻材料层还覆盖剩余牺牲层，并形成覆盖所述电阻材料层的刻蚀停止材料层，随后去除高于所述凹槽顶部的刻蚀停止材料层和电阻材料层，保留所述凹槽中的剩余刻蚀停止材料层作为刻蚀停止层，保留所述凹槽中的剩余电阻材料层作为电阻层；与第一介质层内未形成凹槽的方案相比，由于本专利技术实施例所述电阻层和刻蚀停止层形成于所述凹槽内，因此当后续形成覆盖所述第一介质层的第二介质层时，有利于提高所述第二介质层的表面平坦度，相应的，当后续在所述第二介质层和第一介质层内形成互连通孔时，能够增大形成所述互连通孔的工艺窗口；此外，由于所述电阻材料层覆盖剩余牺牲层，形成所述电阻层后，通过去除所述牺牲层的方式，能够有效避免电阻材料层的残留物(residual)，相应也提高了所述第二介质层的表面平坦度，而且还有利于降低所述残留物在刻蚀部分区域的第二介质层和第一介质层的过程中产生阻挡(blocking)的可能性，从而也能增大形成所述互连通孔的工艺窗口；综上，通过形成所述牺牲层和凹槽，增大了后续形成互连通孔的工艺窗口，从而有利于保障互连结构与基底和电阻层的电连接效果，进而改善器件的性能和良率。附图说明图1至图4是一种半导体结构的形成方法中各步骤对应的结构示意图；图5至图11是本专利技术半导体器件的形成方法一实施例中各步骤对应的结构示意图；图12是本专利技术半导体结构一实施例的结构示意图。具体实施方式由
技术介绍
可知，电阻器的形成，容易导致器件性能和良率的下降。现结合一种半导体结构的形成方法分析器件性能和良率下降的原因。参考图1至图4，示出了一种半导体结构的形成方法中各步骤对应的结构示意图。参考图1，形成基底10，所述基底10包括电阻区10b。所述电阻区10b用于形成电阻器件，例如高阻值器件。所述基底10还包括用于形成MOS晶体管的器件区10a。以所述MOS晶体管为鳍式场效应晶体管为例，形成所述基底10的步骤包括：形成衬底11，所述衬底11包括所述器件区10a和所述电阻区10b，所述器件区10a的衬底11上形成有多个分立的鳍部12；在所述鳍部12露出的衬底11上形成隔离结构13，所述隔离结构13覆盖所述鳍部12的部分侧壁；形成所述隔离结构13后，形成横跨所述鳍部12的伪栅结构(图未示)，所述伪栅结构覆盖所述鳍部12的部分顶部和部分侧壁；在所述伪栅结构露出的衬底11上形成底部介质层14，所述底部介质层14露出所述伪栅结构顶部；去除所述伪栅结构，在所述底部介质层14内形成栅极开口(图未示)；在所述栅极开口内形成金属栅结构15。继续参考图1，形成覆盖所述基底10的第一介质层20；形成覆盖所述第一介质层20的电阻材料层35；形成覆盖所述电阻材料层35的刻蚀停止材料层45。具体地，所述电阻材料层35的厚度通常为3nm至7nm，所述刻蚀停止材料层45的厚度通常为12nm至18nm。参考图2，依次图形化所述刻蚀停止材料层45(如图1所示)和电阻材料层35(如图1所示)，保留所述电阻区10b的剩余电阻材料层35作为电阻层30，保留所述电阻层30上的剩余刻蚀停止材料层45作为刻蚀停止层40。参考图3，对所述第一介质层20、电阻层30和刻蚀停止层40进行清洗处理。参考图4，在所述清洗处理后，形成覆盖所述第一介质层20的第二介质层50，所述第二介质层50还覆盖所述电阻层30和刻蚀停止层40。后续步骤还包括：在所述电阻区10b的第二介质层50内形成与所述电阻层30电连接的第一互连结构，在所述器件区10a的第二介质层50和第一介质层20内形成与所述基底10电连接的第二互连结构。但是，由于所述基底10的图形密度的差异，在形成所述底部介质层13后，所述底部介质层13的表面平坦度较差；相应的，形成所述电阻材料层35和刻蚀停止材料层45后，所述电阻材料层35和刻蚀停止材料层45的表面平坦度也较差。如图2所示，由于表面平坦度较差的问题，图形化所述刻蚀停止材料层45和电阻材料层35后，在所述第一介质层20的拐角处容易形成所述电阻材料层35的残留物31，而且如图3所示，在所述清洗处理的影响本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，包括：/n形成基底，所述基底包括电阻区；/n形成覆盖所述基底的第一介质层；/n形成覆盖所述第一介质层的牺牲层；/n依次图形化所述牺牲层和第一介质层，在所述电阻区的第一介质层内形成凹槽；/n在所述凹槽的底部和侧壁上形成电阻材料层，所述电阻材料层还覆盖剩余牺牲层；/n形成覆盖所述电阻材料层的刻蚀停止材料层；/n去除高于所述凹槽顶部的刻蚀停止材料层和电阻材料层，保留所述凹槽中的剩余刻蚀停止材料层作为刻蚀停止层，保留所述凹槽中的剩余电阻材料层作为电阻层；/n形成所述刻蚀停止层和电阻层后，去除所述剩余牺牲层。/n

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，包括：
形成基底，所述基底包括电阻区；
形成覆盖所述基底的第一介质层；
形成覆盖所述第一介质层的牺牲层；
依次图形化所述牺牲层和第一介质层，在所述电阻区的第一介质层内形成凹槽；
在所述凹槽的底部和侧壁上形成电阻材料层，所述电阻材料层还覆盖剩余牺牲层；
形成覆盖所述电阻材料层的刻蚀停止材料层；
去除高于所述凹槽顶部的刻蚀停止材料层和电阻材料层，保留所述凹槽中的剩余刻蚀停止材料层作为刻蚀停止层，保留所述凹槽中的剩余电阻材料层作为电阻层；
形成所述刻蚀停止层和电阻层后，去除所述剩余牺牲层。


2.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述第一介质层的步骤中，所述第一介质层的厚度为至


3.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述牺牲层的步骤中，所述牺牲层的材料为无定形硅、无定形碳、低k介质材料、超低k介质材料或多晶硅。


4.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述牺牲层的步骤中，位于所述第一介质层顶部的牺牲层厚度为至


5.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述牺牲层和刻蚀停止材料层中任一个的工艺为化学气相沉积工艺或原子层沉积工艺。


6.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述电阻区的第一介质层内形成凹槽的步骤中，所述凹槽的形状为倒梯形、方形、碗形、或U型。


7.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述电阻区的第一介质层内形成凹槽的步骤中，所述凹槽的延伸方向为第一方向，与所述第一方向相垂直的为第二方向；
沿所述第二方向，所述凹槽顶部的开口尺寸为150纳米至2000纳米。


8.如权利要求1所述的半导体器件的形成方法，其特征在于，在所述电阻区的第一介质层内形成凹槽的步骤中，所述凹槽的深度为至


9.权利要求1所述的半导体器件的形成方法，其特征在于，形成覆盖所述电阻材料层的刻蚀停止材料层的步骤中，位于所述牺牲层顶部的刻蚀停止材料层的厚度为至


10.如权利要求1所述的半导体器件的形成方法，其特征在于，依次图形化所述牺牲层和第一介质层的步骤包括：采用干法刻蚀工艺，依次刻蚀所述牺牲层和第一介质层。


11.如权利要求1所述的半导体器件的形成方法，其特征在于，形成所述电阻材料层的工艺为物理气相沉积工艺、金属有机物化学气相沉积或原子层沉积工艺。


12.如权利要求1所述的半导体器件的形成方法，其特征在于，去除高于所述凹槽顶部的刻蚀停止材料层和电阻材料层的步骤包括：在所述电阻区的部分刻蚀停止材料层上形成光刻胶层，所述光刻胶层在所述第一介质层上的投影与所述凹槽顶部的开口...

【专利技术属性】
技术研发人员：李庆，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海;31