一种多晶硅电阻的制作方法技术

本发明专利技术提供一种多晶硅电阻的制作方法，提供一衬底，衬底上具有表面高于该衬底表面的隔离区；在衬底上形成一层覆盖衬底表面和隔离区表面的介质层，在该介质层上形成多晶硅层；对多晶硅层进行第一次注入掺杂；在多晶硅层上形成一掩膜层；对多晶硅层进行第二次注入掺杂；去除掩膜层；刻蚀多晶硅层，形成位于隔离区上方和衬底上方尺寸相同、阻值不同的多晶硅电阻。本发明专利技术在不增加光罩的情况下在单片晶圆上至少可实现两种不同阻值的多晶硅电阻，降低生产成本，简化制造工艺，减小多晶硅电阻面积，提高产品竞争力。

A method of making polysilicon resistor

【技术实现步骤摘要】
一种多晶硅电阻的制作方法
本专利技术涉及半导体制造领域，特别是涉及一种多晶硅电阻的制作方法。
技术介绍
在正常制造工艺中，单片晶圆(wafer)面内一般仅有一种阻值(相同尺寸)的多晶硅电阻，单一类型制造的多晶硅电阻不能调节制造的灵活性，通过增加光刻工程虽然可以实现在单片晶圆上制造不同阻值的多晶硅电阻，但成本较高，工艺程序复杂，也可通过其他注入层次选择性的进行多晶硅区域注入，但综合因素较多，可调性较差。因此，需要提出一种的方法来解决上述问题。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种多晶硅电阻的制作方法，用于解决现有技术中在单片晶圆上制造不同阻值多晶硅电阻工艺复杂，可调性低的问题。为实现上述目的及其他相关目的，本专利技术提供一种多晶硅电阻的制作方法，该方法至少包括以下步骤：步骤一、提供第一结构，所述第一结构上设有与其表面具有高度差的第二结构；步骤二、形成一层覆盖所述第一、第二结构表面的介质层，在该介质层上形成多晶硅层；步骤三、对所述多晶硅层进行第一次注入掺杂；步骤四、在所述多晶硅层上形成一掩膜层；步骤五、对所述多晶硅层进行第二次注入掺杂；步骤六、去除所述掩膜层；步骤七、刻蚀所述多晶硅层，形成位于所述第一结构上方和所述第二结构上方尺寸相同、阻值不同的多晶硅电阻。优选地，步骤一中的所述第一结构为衬底。优选地，步骤一中的所述第二结构为隔离区。优选地，步骤一中的所述第一结构的表面低于所述第二结构的表面。优选地，步骤一中的所述第一结构上设有两个所述第二结构。优选地，步骤一中的所述第一结构的表面高于所述第二结构的表面。优选地，步骤三中的第一次注入掺杂和步骤五中的第二次注入掺杂的掺杂浓度相同。优选地，步骤三中的第一次注入掺杂和步骤五中的第二次注入掺杂的掺杂浓度不同。优选地，步骤一中的所述隔离区为二氧化硅材料。如上所述，本专利技术的多晶硅电阻的制作方法，具有以下有益效果：本专利技术在不增加光罩的情况下在单片晶圆上至少可实现两种不同阻值的多晶硅电阻，降低生产成本，简化制造工艺，减小多晶硅电阻面积，提高产品竞争力。附图说明图1显示为本专利技术的多晶硅电阻的制作方法流程图；图2显示为本专利技术中在衬底表面和隔离区表面形成介质层和多晶硅层的结构示意图；图3显示为本专利技术中对多晶硅层进行第一次注入掺杂的结构示意图；图4显示为本专利技术中在多晶硅层上形成掩膜层的结构示意图；图5显示为本专利技术中对多晶硅层进行第二次注入掺杂的结构示意图；图6显示为本专利技术中去除掩膜层后的结构示意图；图7显示为本专利技术中形成不同阻值的多晶硅电阻的结构示意图。具体实施方式以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。请参阅图1至图7。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，遂图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。本专利技术提供一种多晶硅电阻的制作方法，如图1所示，图1显示为本专利技术的多晶硅电阻的制作方法流程图。该方法至少包括以下步骤：步骤一、提供一第一结构，所述第一结构上设有与其表面具有高度差的第二结构；本专利技术进一步地，所述第一结构为衬底。本专利技术再进一步地，步骤一中的所述第二结构为隔离区。本专利技术中所述第一结构的表面低于所述第二结构的表面，或者所述第一结构的表面高于所述第二结构的表面。本专利技术更进一步地，本实施例中所述衬底表面低于所述隔离区表面。本专利技术进一步地，步骤一中的所述第一结构上设有两个所述第二结构。本专利技术更进一步地，本实施例中所述衬底上设有两个所述隔离区。本实施例如图2所示，所述衬底01上设有隔离区(locos)02，所述隔离区02的上表面高度高于所述衬底01的上表面高度。本专利技术优选地，步骤一中的所述衬底01上具有两个隔离区02，所述隔离区用于隔离衬底上的器件。本专利技术进一步地，步骤一中的所述隔离区为二氧化硅材料。步骤二、在所述衬底上形成一层覆盖所述衬底表面和所述隔离区表面的介质层，在该介质层上形成多晶硅层；如图2所示，图2显示为本专利技术中在衬底表面和隔离区表面形成介质层和多晶硅层的结构示意图，由于所述隔离区02位于所述衬底01上，所述隔离区02占用了所述衬底01上表面的一部分，并且所述隔离区02的表面高于所述衬底01的表面，因此，该步骤二在所述衬底01上形成一层介质层03覆盖了所述衬底01和所述隔离区02，如图2所示，由于所述隔离区的存在，该介质层的上表面高低不平，本实施例中由于所述衬底01上存在两个所述隔离区02，因此，如图2所示，所述隔离区02上方的所述介质层03的高度高于所述衬底01上方的所述介质层03的高度。该步骤在所述衬底01表面和所述隔离区02表面形成一层所述介质层03后，接着在所述介质层03上形成一层所述多晶硅层04。所述隔离区02上方的所述多晶硅层04的高度高于所述衬底01上方的所述多晶硅层04的高度。步骤三、对所述多晶硅层进行第一次注入掺杂；如图3所示，图3显示为本专利技术中对多晶硅层进行第一次注入掺杂的结构示意图。本专利技术进一步地，步骤三中对所述多晶硅层04进行第一次注入掺杂。步骤四、在所述多晶硅层上形成一掩膜层；如图4所示，图4显示为本专利技术中在多晶硅层上形成掩膜层的结构示意图。该步骤在步骤三中经过对所述多晶硅层04进行了第一次注入掺杂后，在所述多晶硅层04上形成一层掩膜层05，由于存在表面高于所述衬底01的隔离区02，因此，在所述多晶硅层04上形成的掩膜层中，所述隔离区上方的所述掩膜层的高度高于所述衬底上方的所述掩膜层的高度，经过对所述掩膜层05进行研磨平坦化后，得到如图4所示的表面平整的所述掩膜层05。由图4可知，对于所述隔离区02上方的所述多晶硅层04，其上方的所述掩膜层05的厚度较薄，而对于所述衬底01上方的所述多晶硅层04，其上方的所述掩膜层05的厚度较厚。步骤五、对所述多晶硅层进行第二次注入掺杂；如图5所示，图5显示为本专利技术中对多晶硅层进行第二次注入掺杂的结构示意图。本专利技术进一步地，步骤三中的第一次注入掺杂和步骤五中的第二次注入掺杂的掺杂浓度相同。本专利技术进一步地，本实施例的步骤五中对所述多晶硅层进行第二次注入掺杂。本实施例中步骤三中第一次掺杂浓度和步骤五中第二次注入掺杂浓度相同。该第二注入通过覆盖在所述多晶硅层04上的掩膜层05进入所述多晶硅层04，其中位于所述隔离区02上方的所述多晶硅层04，由于其上方的所述掩膜层05的厚度小，所述第二次注入，可被掺杂进入所述隔离区上方的所述多晶硅层04区域；而位于所述衬底01上方的所述多晶硅层04，由于其上方本文档来自技高网...

【技术保护点】
1.一种多晶硅电阻的制作方法，其特征在于，该方法至少包括以下步骤：/n步骤一、提供第一结构，所述第一结构上设有与其表面具有高度差的第二结构；/n步骤二、形成一层覆盖所述第一、第二结构表面的介质层，在该介质层上形成多晶硅层；/n步骤三、对所述多晶硅层进行第一次注入掺杂；/n步骤四、在所述多晶硅层上形成一掩膜层；/n步骤五、对所述多晶硅层进行第二次注入掺杂；/n步骤六、去除所述掩膜层；/n步骤七、刻蚀所述多晶硅层，形成位于所述第一结构上方和所述第二结构上方尺寸相同、阻值不同的多晶硅电阻。/n

【技术特征摘要】
1.一种多晶硅电阻的制作方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供第一结构，所述第一结构上设有与其表面具有高度差的第二结构；
步骤二、形成一层覆盖所述第一、第二结构表面的介质层，在该介质层上形成多晶硅层；
步骤三、对所述多晶硅层进行第一次注入掺杂；
步骤四、在所述多晶硅层上形成一掩膜层；
步骤五、对所述多晶硅层进行第二次注入掺杂；
步骤六、去除所述掩膜层；
步骤七、刻蚀所述多晶硅层，形成位于所述第一结构上方和所述第二结构上方尺寸相同、阻值不同的多晶硅电阻。


2.根据权利要求1所述的多晶硅电阻的制作方法，其特征在于：步骤一中的所述第一结构为衬底。


3.根据权利要求2所述的多晶硅电阻的制作方法，其特征在于：步骤一中的所述第二结构为隔离区。


4.根据权利要求...

【专利技术属性】
技术研发人员：卓红标，熊淑平，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31