电容器、存储单元及存储器制造技术

一种电容器、存储单元及存储器，所述电容器包括：下电极；上电极；位于所述下电极与所述上电极之间的电容介电层，所述电容介电层包括主介电层、位于所述主介电层与所述上电极之间的牺牲层。所述电容器的性能得到提高。

Capacitor, storage unit and memory

【技术实现步骤摘要】
电容器、存储单元及存储器
本技术涉及半导体
，尤其涉及一种电容器、存储单元及存储器。
技术介绍
电容器是半导体集成电路中的重要器件，电容器的性能对于半导体集成电路有重要影响。随着尺寸微缩，使用高介电常数材料取代传统的SiO2材料作为介电层，不仅可以维持足够的驱动电流，还可以在保持相同等效氧化层厚度(equivalentoxidethickness,EOT)的情况下，增加介电层的实际物理厚度，能够有效抑制量子隧穿效应。电容器在存储器中作为电荷存储器件，对电容器的高电容值以及低漏电流有更高的要求。随着存储器尺寸不断的缩小，现有的高介电常数材料，例如ZrOx、AlOx等，以及现有的高介电常数材料的堆迭方式，例如ZrOx-AlOx-ZrOx，已无法满足目前存储器对高电容值与低漏电流的要求。如何进一步在提高电容值的同时降低漏电流，是目前亟待解决的问题。
技术实现思路
本技术所要解决的技术问题是，提供一种电容器、存储单元及存储器，在形成高电容值的基础上，降低漏电流。为了解决上述问题，本技术提供了一种电容器，包括：下电极；上电极；位于所述下电极与所述上电极之间的电容介电层，所述电容介电层包括主介电层、位于所述主介电层与所述上电极之间的牺牲层。可选的，所述电容介电层还包括位于所述主介电层与所述上电极之间的漏电流阻挡层。可选的，所述牺牲层的材料为含氧高K介电层。可选的，所述漏电流阻挡层的材料的禁带宽度大于或等于所述主介电层的材料的禁带宽度。可选的，所述牺牲层位于所述漏电流阻挡层和上电极之间。可选的，所述牺牲层的厚度小于1nm，所述漏电阻挡层的厚度小于1nm。本技术的技术方案还包括一种存储单元，包括：上述任一项所述的电容器。可选的，还包括：基底，所述基底内形成有具有源极区和漏极区的晶体管，所述基底内还形成有连接所述源极区或所述漏极区的电接触部，所述基底暴露出所述电接触部的表面，所述电容器的下电极通过所述电接触部与所述源极区或所述漏极区连接。可选的，所述下电极的纵截面为U形，所述下电极的U形底部与所述电接触部接触。本技术的技术方案还提供一种存储器，包括：由多个上述的存储单元形成的存储阵列；所述存储器包括DRAM。本技术的电容器的电容介电层包括位于主介电层和上电极之间的牺牲层，能够替代所述主介电层被活性离子攻击，从而保护主介电层不受活性离子影响，进而降低漏电流，提高电容器的电容值；并且，所述电容器还包括位于主介电层与上电极之间的漏电流阻挡层，从而阻挡电容器的上电极与主介电层之间的漏电流通道，降低电容器的漏电流，使得具有上述电容器的DRAM单元以及存储器的性能也得到提高。附图说明图1至图3为本技术一具体实施方式的电容器的形成结构示意图；图4为本技术另一具体实施方式的电容器的结构示意图；图5A至图7为本技术一电容器的形成过程的结构示意图。具体实施方式下面结合附图对本技术提供的电容器及其形成方法、存储单元及存储器的具体实施方式做详细说明。请参考图1至图3，为本技术一具体实施方式的电容器的形成过程的结构示意图。请参考图1，形成下电极101。所述下电极101采用导电材料，例如可以为多晶硅，还可以包括但不限于Ti、Co、TiN、TiW、W、TiAl、TiAlN等金属材料及它们的组合。在所述电容器应用于DRAM(DynamicRandomAccessMemory，动态随机存取存储器)时，所述下电极101优选采用金属材料。该具体实施方式中，所述下电极101的材料为TiN。请参考图2，在所述下电极101表面形成电容介电层102，所述电容介电层102包括位于所述下电极101面的主介电层1021、位于所述主介电层1021表面的漏电流阻挡层1022、位于所述漏电流阻挡层1022表面的牺牲层1023。可以采用化学气相沉积工艺、原子层沉积工艺形成所述电容介电层，包括依次形成所述主介电层1021、漏电流阻挡层1022以及牺牲层1023。所述主介电层1021的厚度远大于所述漏电流阻挡层1022、牺牲层1023的厚度，决定了整个电容器的电容值大小。在一些具体实施方式中，所述主介电层1021的厚度可以为3nm～10nm。所述主介电层1021通常采用具有较高介电常数的材料，例如氧化锆、氧化铝、氧化铪等高K介质材料中的至少一种。在该具体实施方式中，所述主介电层1021包括依次堆叠的氧化锆层1021a、氧化铝层1021b和氧化锆层1021c，其中，氧化锆层1021a和1021c的K值较高但漏电率也高，而氧化铝层1021b的K值虽然低，但是漏电率低，因此采用堆叠结构的主介电层1021既能获得高K值又能降低漏电率。在其他具体实施方式中，所述主介电层1021还可以采用其他介电材料。可以采用化学气相沉积工艺依次形成所述氧化锆层1021a、氧化铝层1021b和氧化锆层1021c。考虑到热处理过程对材料结晶性能的影响，通常靠近下电极101的氧化锆层1021a的厚度较大。厚度不同，氧化锆层的结晶性能是不同的，而结晶性能会影响到K值和漏电率，因此可以合理调整氧化锆层1021a和1021c的厚度，以尽量提高K值以及降低漏电率。在一些具体实施方式中，所述氧化锆层1021a的厚度可以为2nm～5nm，所述氧化铝层1021b的厚度可以为小于1nm，所述氧化锆层1021c的厚度可以为1nm～4nm。漏电流阻挡层1022和牺牲层1023的厚度可以为小于1nm。所述漏电流阻挡层1022采用高禁带宽度的材料，从而使得所述上电极103与所述主介电层1021之间不易出现自由载流子，从而阻挡电容器的上电极103与主介电层1021之间的漏电流通道，降低电容器的漏电流。较佳的，所述漏电流阻挡层1022的材料的禁带宽度大于或等于所述主介电层1021的材料的禁带宽度。该具体实施方式中，所述漏电流阻挡层1022的材料为氧化铝。在其他具体实施方式中，所述漏电流阻挡层1022的材料还可以为氧化铝、氧化镁以及二氧化硅中的至少一种。所述漏电流阻挡层1022可以为单层结构，也可以为两层或两层以上不同材料层所组成的叠层结构。所述漏电流阻挡层1022对于漏电流的阻挡效果与厚度无关，为了依旧能够通过主介电层1021控制电容器的电容值，避免所述漏电流阻挡层1022对电容值造成较大影响，需要对漏电流阻挡层1022的厚度进行控制。在一些具体实施方式中，所述漏电流阻挡层1022的厚度小于1nm。可以采用原子层沉积工艺形成所述漏电流阻挡层1022，从而能够校准确的控制所述漏电流阻挡层1022的厚度。该具体实施方式中，在所述漏电流阻挡层1022的表面形成所述牺牲层1023，在其他具体实施方式中，所述牺牲层1023还可以形成于所述主介电层1021表面，然后再在所述牺牲层1023表面形成所述漏电流阻挡层1022。在其他具体实施方式中，还可以不形成所述牺牲层。所述牺牲层本文档来自技高网...

【技术保护点】
1.一种电容器，其特征在于，包括：/n下电极；/n上电极；/n位于所述下电极与所述上电极之间的电容介电层，所述电容介电层包括主介电层、位于所述主介电层与所述上电极之间的牺牲层。/n

【技术特征摘要】
1.一种电容器，其特征在于，包括：
下电极；
上电极；
位于所述下电极与所述上电极之间的电容介电层，所述电容介电层包括主介电层、位于所述主介电层与所述上电极之间的牺牲层。


2.根据权利要求1所述的电容器，其特征在于，所述电容介电层还包括位于所述主介电层与所述上电极之间的漏电流阻挡层。


3.根据权利要求1所述的电容器，其特征在于，所述牺牲层为含氧高K介电层。


4.根据权利要求2所述的电容器，其特征在于，所述漏电流阻挡层的材料的禁带宽度大于或等于所述主介电层的材料的禁带宽度。


5.根据权利要求2所述的电容器，其特征在于，所述牺牲层位于所述漏电流阻挡层和上电极之间。


6.根据权利要求2所述的电容器，其特征在于，...

【专利技术属性】
技术研发人员：吴秀菊，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽;34