半导体元件及其制造方法技术

本发明专利技术公开了一种半导体元件及其制造方法。半导体元件包括基底以及介电层。介电层形成于基底上且与基底接触，介电层中具有多个开口，开口的侧壁具有凹凸轮廓；在介电层的每个开口中均具有势垒层以及导体插塞，势垒层位于开口的侧壁上，导体插塞覆盖势垒层。半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于第一层与第二层中形成多个开口；移除开口的侧壁上的部分第一层，使开口形成为具有凹凸轮廓的侧壁；于开口的侧壁上形成势垒层，以覆盖开口的侧壁；以及于开口中填入导体层，形成导体插塞覆盖于势垒层。本发明专利技术可形成侧壁具有凹凸轮廓的接触窗开口，有效地防止移动离子对半导体元件的损害，提升半导体元件的可靠度。

Semiconductor Components and Their Manufacturing Methods

【技术实现步骤摘要】
半导体元件及其制造方法本申请是分案申请，母案的申请号：201410781362.9，申请日：2014年12月16日，名称：半导体元件及其制造方法。
本专利技术是有关于一种半导体元件及其制造方法。
技术介绍
为了保护半导体元件不受移动离子(mobileion)(例如是Fe、Cu、Al、In、Co)的干扰，会在基底上形成氮化硅层或氧化硅层等膜层。然而，这些保护半导体元件的膜层在形成接触窗等开口时容易受损，并沿着接触窗开口侧壁产生移动离子可以通过的通道，使移动离子扩散至掺杂区域(例如有源区、源极/漏极区等)，进而对半导体元件造成损害。因此，如何降低移动离子对半导体元件可靠度的影响，为目前亟需解决的问题。
技术实现思路
本专利技术提供一种半导体元件及其制造方法，其通过使接触窗开口的侧壁具有凹凸轮廓来增加移动离子沿着移动的路径，阻碍移动离子的扩散，而能够有效地防止移动离子对半导体元件的损害，并进一步提升半导体元件的可靠度。本专利技术提供一种半导体元件，包括基底以及介电层。介电层形成于所述基底上且与所述基底接触，介电层中具有多个开口，开口的侧壁具有凹凸轮廓；在所述介电层的每个开口中，均具有势垒层以及导体插塞，所述势垒层位于所述开口的侧壁上，所述导体插塞覆盖所述势垒层。依照本专利技术一实施例所述，在上述半导体元件中，所述介电层包括多个第一层以及至少一第二层，所述第二层夹于两个所述第一层之间，其中所述第一层的材料与所述第二层的材料不同。依照本专利技术一实施例所述，在上述半导体元件中，所述介电层包括多个所述第二层，所述第二层与所述第一层相互交替，其中所述第二层相对于所述第一层凸出，而延伸至所述开口中。依照本专利技术一实施例所述，在上述半导体元件中，所述第一层包括氧化物、低介电系数介电材料、旋涂材料(spinonmaterial，SOM)或其组合，所述第二层包括氮化物、碳化物、氮碳化物、氮氧化物或其组合。本专利技术还提供一种半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层。于所述第一层与所述第二层中形成多个开口。移除开口的侧壁上的部分第一层，使开口形成为具有凹凸轮廓的侧壁；于所述开口的侧壁上形成势垒层，以覆盖所述开口的侧壁；于所述开口中填入导体层，形成导体插塞覆盖于所述势垒层。依照本专利技术一实施例所述，在上述半导体元件的制造方法中，于所述第一层与所述第二层中形成所述开口的方法包括等离子体刻蚀法，使用的一射频功率为300瓦～5000瓦，使用的气体包括碳数为1～5的全氟烃、碳数为1～2的氟代烃、O2、Ar、N2的混合气体。依照本专利技术一实施例所述，在上述半导体元件的制造方法中，移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁的步骤所使用的方法、气体与形成所述开口的步骤所使用的方法、气体相同，但降低所述射频功率，并将O2的流量增加为1.5倍～3倍。依照本专利技术一实施例所述，在上述半导体元件的制造方法中，移除所述开口的侧壁上的部分所述第一层的方法包括等向性刻蚀，所述第一层对所述第二层的刻蚀选择比为1.5∶1～100∶1。依照本专利技术一实施例所述，在上述半导体元件的制造方法中，所述等向性刻蚀包括等离子体刻蚀法，所述等离子体刻蚀法包括使用远程等离子体，所述远程等离子体使用的气体包括NF3/NH3/H2或HF/H2/NH3气体。依照本专利技术一实施例所述，在上述半导体元件的制造方法中，所述等向性刻蚀包括湿法刻蚀法，所述湿法刻蚀法包括使用稀释氢氟酸或刻蚀缓冲液。基于上述，本专利技术提供的半导体元件及其制造方法，可以形成侧壁具有凹凸轮廓的接触窗开口，增加移动离子沿着移动的路径，并阻碍移动离子的扩散，从而有效地防止移动离子对半导体元件的损害，进一步提升半导体元件的可靠度。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1A至图1F为依照本专利技术的一实施例所绘示的半导体元件的制造方法的剖面示意图。【符号说明】110：基底112、112a、112b：第一层114、114a、114b：第二层116：图案化掩模层118、118a、118b：介电层120、120a、120b：开口122、122a：势垒层123a：势垒层的内表面123b：势垒层的外表面124：导体层124a：导体插塞126：连接结构A：内凹部B：凸出部L：长度具体实施方式图1A至图1F为依照本专利技术的一实施例所绘示的半导体元件的制造方法的剖面示意图。请参照图1A，提供基底110，基底110例如为半导体基底、半导体化合物基底或是绝缘层上有半导体基底(SemiconductorOverInsulator，SOI)。半导体例如是IVA族的原子，例如硅或锗。半导体化合物例如是IVA族的原子所形成的半导体化合物，例如是碳化硅或是硅化锗，或是IIIA族原子与VA族原子所形成的半导体化合物，例如是砷化镓。基底110可以具有掺杂，基底110的掺杂可以是P型或N型。P型的掺杂可以是IIIA族离子，例如是硼离子。N型掺杂可以是VA族离子，例如是砷或是磷。请继续参照图1A，于基底110上形成介电层118。在一实施例中，介电层118包括交替形成的第一层112与第二层114。在一示范实施例中，介电层118包括多个第一层112以及至少一第二层114，每一第二层114分别夹于两个第一层112之间。在本专利技术另一示范实施例中，介电层118包括多个第一层112与多个第二层114。在图1A中，以三层第一层112以及二层第二层114来表示，但本专利技术并不限于此。第一层112以及第二层114的材料不同。第一层112的材料包括氧化物、低介电系数介电材料、旋涂材料或其组合，例如是氧化硅、磷硅玻璃(phosphosilicateglass，PSG)、硼磷硅玻璃(borophosphosilicateglass，BPSG)、具有氟掺杂的氧化物(F-dopedoxide)、具有碳掺杂的氧化物(C-dopedoxide)、具有氢掺杂的氧化物(H-dopedoxide)、多孔性氧化物(porousoxide)或其组合。第二层114的材料包括氮化物、碳化物、氮碳化物、氮氧化物或其组合，例如是氮化硅、碳化硅、氮碳化硅、氮氧化硅或其组合。第一层112以及第二层114形成的方法例如是化学气相沉积法或旋涂法。每一第一层112的厚度例如为10nm～600nm，每一第二层114的厚度例如为5nm～60nm，但不限于此。请参照图1A与图1B，在介电层118上形成图案化掩模层116，接着图案化第一层112与第二层114，以形成具有多个开口120的介电层118a。开口120可以是单镶嵌开口或是双镶嵌开口。单镶嵌开口例如是接触窗开口或介层窗开口。接触窗开口或介层窗开口是指与基底110的表面大致呈垂直，亦可呈一角度，并无特别限制。在一实施例中，开口120的侧壁与基底110的表面呈一角度θ，使开口120的剖面呈倒梯型。角度θ例如是75度～90度。双镶嵌开口例如是包括沟道与接触窗开口、或包括沟道与介层窗开口。沟道在接触窗开口或介层窗开口上方，其延伸方向大致与基底110的表面方向平行；接触窗开口或介层窗开口是指与基底1100的表面大致呈垂直，亦可呈一角度，并无特别限制。在一实施例中，开口120为双镶嵌开口，其接触窗开口本文档来自技高网...

【技术保护点】
1.一种半导体元件，包括：基底；以及介电层，形成于所述基底上且与所述基底接触，所述介电层中具有多个开口，所述开口的侧壁具有凹凸轮廓；其中，在所述介电层的每个开口中，均具有势垒层以及导体插塞，所述势垒层位于所述开口的侧壁上，所述导体插塞覆盖所述势垒层。

【技术特征摘要】
1.一种半导体元件，包括：基底；以及介电层，形成于所述基底上且与所述基底接触，所述介电层中具有多个开口，所述开口的侧壁具有凹凸轮廓；其中，在所述介电层的每个开口中，均具有势垒层以及导体插塞，所述势垒层位于所述开口的侧壁上，所述导体插塞覆盖所述势垒层。2.根据权利要求1所述的半导体元件，其中所述介电层包括多个第一层以及至少一第二层，所述第二层夹于两个所述第一层之间，其中所述第一层的材料与所述第二层的材料不同。3.根据权利要求2所述的半导体元件，其中所述介电层包括多个所述第二层，所述第二层与所述第一层相互交替，其中所述第二层相对于所述第一层凸出，而延伸至所述开口中。4.根据权利要求2所述的半导体元件，其中所述第一层包括氧化物、低介电系数介电材料、旋涂材料或其组合，所述第二层包括氮化物、碳化物、氮碳化物、氮氧化物或其组合。5.一种半导体元件的制造方法，包括：于基底上交替形成多个第一层与至少一第二层；于所述第一层与所述第二层中形成多个开口；移除所述开口的侧壁上的部分所述第一层，使所述开口形成为具有凹凸轮廓的侧壁；于所述开口的侧壁上形成势垒层，以覆盖所述开口的侧壁；以及于所述开口中填入导体层，形成导体...

【专利技术属性】
技术研发人员：李鸿志，余旭升，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71