帽结构制造技术

本发明专利技术涉及一种帽结构。本公开涉及半导体结构，更特别地，涉及帽结构以及制造方法。该结构包括：由导电栅极材料构成的栅极结构；位于栅极结构上、在导电栅极材料上方延伸的侧壁隔离物；以及位于导电栅极材料上并且在栅极结构上的侧壁隔离物之上延伸的帽盖材料。

Cap structure

【技术实现步骤摘要】
帽结构
本公开涉及半导体结构，更特别地，涉及帽结构以及制造方法。
技术介绍
随着半导体工艺继续向下缩放，例如，缩小，特征之间的期望的间距(即，栅距(pitch))也变得更小。为此，在较小的技术节点中，由于临界尺寸(CD)缩放和处理能力以及用于制造这种结构的材料，制造后段制程(BEOL)和中段制程(MOL)金属化特征(例如，互连)变得更加困难。例如，为了制造用于源极和漏极接触的互连结构，必须去除与栅极结构相邻的电介质材料。通过蚀刻工艺提供电介质材料的去除，该蚀刻工艺也倾向于侵蚀栅极结构的隔离物材料。也就是说，用于栅极结构的隔离物或侧壁的低k电介质材料可以在用于形成漏极和源极接触的开口的下游蚀刻工艺中被侵蚀掉。这种材料损失将暴露栅极结构的金属材料，导致栅极结构的金属材料与用于形成接触的金属材料本身之间短路。
技术实现思路
在本专利技术的方面，一种结构包括：由导电栅极材料构成的栅极结构；位于栅极结构上、在导电栅极材料上方延伸的侧壁隔离物；以及位于导电栅极材料上并且在栅极结构上的侧壁隔离物之上延伸的帽盖材料。在本专利技术的方面，一种结构包括：由导电栅极材料构成的栅极结构；位于栅极结构上的侧壁隔离物；位于侧壁隔离物上的蚀刻停止层；以及位于导电栅极材料上并且悬在侧壁隔离物之上的T形双层帽。在本公开的方面，一种方法包括：在衬底上形成由导电栅极材料构成的栅极结构；在导电栅极材料上形成帽盖材料；在栅极结构和帽盖材料上形成侧壁隔离物；使帽盖材料凹陷到侧壁隔离物下方；以及在第一帽盖材料上形成第二帽盖材料，该第二帽盖材料悬在侧壁隔离物之上。附图说明通过本公开的示例性实施例的非限制性实例并参考所述多个附图，在以下详细描述中描述本公开。图1示出了根据本公开的方面的除了其他特征之外的栅极结构以及相应的制造工艺。图2示出了根据本公开的方面的除了其他特征之外的位于栅极结构之上的凹陷的帽盖材料以及相应的制造工艺。图3A示出了根据本公开的方面的除了其他特征之外的位于栅极结构之上的扩大的凹部以及相应的制造工艺。图3B示出了可选实施例，其中CESL未被蚀刻或被凹陷。图4示出了根据本公开的方面的除了其他特征之外的位于凹陷内的填充材料以及相应的制造工艺。图5示出了根据本公开的方面的除了其他特征之外的具有平坦化表面的填充材料以及相应的制造工艺。图6示出了根据本公开的方面的除了其他特征之外的与栅极结构邻近的接触开口以及相应的制造工艺。图7示出了根据本公开的方面的除了其他特征之外的位于接触开口中的接触以及相应的制造工艺。具体实施方式本公开涉及半导体结构，更特别地，涉及帽结构以及制造方法。更具体地，本公开涉及稳健的(robust)双层T形牺牲帽以及制造方法。有利地，通过实施本文所述的方法和结构，帽结构将在下游蚀刻工艺期间保护栅极结构的低k隔离物，从而防止金属栅极材料和源极/漏极接触之间的短路。在实施例中，帽结构可以是氮化物材料的T形牺牲帽，其将在下游蚀刻工艺期间保护栅极结构的低k隔离物。在可选实施例中，T形牺牲帽可以是在下游蚀刻工艺期间将保护栅极结构的低k隔离物的其他材料。例如，T形牺牲帽由表现出抵抗蚀刻工艺的SiOC构成，该蚀刻工艺例如为HF蚀刻工艺。在另外的实施例中，T形牺牲帽可以由氮化物和SiOC的双层构成。本公开的结构可以使用多种不同的工具以多种方式来制造。一般而言，方法和工具被用于形成具有微米和纳米尺寸的结构。已从集成电路(IC)技术中采用了用于制造本公开的结构的方法，即，技术。例如，该结构可以建立在晶片上，并且以通过光刻工艺被图案化的材料膜来实现。特别地，该结构的制造使用三个基本构建块：(i)将薄膜材料沉积在衬底上，(ii)通过光刻成像在膜的顶部施加图案化的掩模，以及(iii)选择性地将膜蚀刻到掩模。图1示出了根据本公开的方面的结构和相应的制造工艺。结构10包括形成在衬底14上的多个栅极结构12和虚设(dummy)栅极结构12a。虚设栅极结构12a设置在例如衬底14的鳍结构的边缘。在实施例中，栅极结构12可以是由金属材料和电介质材料构成的例如金属栅极结构。在实施例中，依赖于栅极结构的期望特性和/或性能，例如金属材料的导电材料可以是钨和其他功函数金属。电介质材料可以是高k电介质材料。在实施例中，作为示例，高k电介质栅极材料可以是基于铪的电介质。在另外的实施例中，这种高k电介质的示例包括但不限于：Al2O3、Ta2O3、TiO2、La2O3、SrTiO3、LaAlO3、ZrO2、Y2O3、Gd2O3以及包括其的多层的组合。在实施例中，栅极结构12可以是形成在平面衬底14上或形成在由衬底14构成的鳍结构上的替代栅极结构。如已知的，替代栅极制造工艺是众所周知的，使得不需要进一步说明使本领域普通技术人员理解以实施该结构。衬底14可以是任何半导体材料，包括但不限于Si、SiGe、SiGeC、SiC、GaAs、InAs、InP和其他III/V或II/VI化合物半导体。可以使用已知的侧壁成像转移(SIT)技术来制造鳍结构。在SIT技术中，例如，使用常规的沉积、光刻和蚀刻工艺在衬底14上形成芯轴(mandrel)。在芯轴材料上形成抗蚀剂，并将该抗蚀剂暴露于光以形成图案(开口)。通过开口执行反应离子蚀刻以形成芯轴。在实施例中，依赖于鳍结构之间的期望尺寸，芯轴可具有不同的宽度和/或间隔。隔离物形成在芯轴的侧壁上，该隔离物优选地是与芯轴不同的材料，以及该隔离物使用本领域技术人员已知的常规沉积工艺形成。例如，隔离物可以具有与鳍结构的尺寸匹配的宽度。使用对芯轴材料有选择性的常规的蚀刻工艺去除或剥离芯轴。然后在隔离物的间隔内执行蚀刻以形成亚光刻特征。然后可以剥离侧壁隔离物。在实施例中，宽鳍结构也可以在该图案化工艺或其他图案化工艺期间形成，或者通过其他常规图案化工艺形成，如本公开所预期的。仍然参考图1，栅极结构12(和虚设栅极结构12a)包括位于金属材料上的帽盖材料16。该帽盖材料16可以是例如使用例如化学气相沉积(CVD)的常规沉积工艺沉积的氮化物材料，然后进行图案化工艺。在实施例中，帽盖材料16可以是其他材料，包括SiN或其他抵抗后续蚀刻工艺的材料。侧壁或隔离物18设置在栅极结构12、12a和帽盖材料16的侧面上。侧壁18具有在例如导电材料的栅极材料上方延伸的高度。侧壁18也可以由任何低k电介质材料构成，例如，SiOCN。在实施例中，侧壁18通过例如CVD的常规的沉积工艺形成，然后进行常规的图案化工艺，即，各向同性蚀刻工艺。源极和漏极区域20邻近栅极结构12形成，其中在邻近的栅极结构12当中共享源极或漏极。在实施例中，源极和漏极区域20通过常规的离子注入工艺或掺杂工艺形成。硅化物接触20a(区域)可以形成在源极区域和漏极区域20上。如本领域技术人员应该理解的，硅化物工艺开始于在完全形成和图案化的半导体器件(例如，掺杂或离子注入的源极和漏极区域以及相应的器件)上沉积薄的过渡金属层，例如，镍、钴或钛。在沉积材料之后，加热上述结构允许过渡金属与半导体器件的有源区域(例如，源极、漏极、栅极接触区域)中暴露的硅(或如本文所述的其他半导体材料)反应，从而形成低电阻过渡金属硅化物。在该反应之后，通过化学蚀刻去除任何剩余的过渡金属，从而在器件的有源区域中留下硅化物接触20a。接触蚀刻本文档来自技高网...

【技术保护点】
1.一种结构，包括：由导电栅极材料构成的栅极结构；位于所述栅极结构上的、在所述导电栅极材料上方延伸的侧壁隔离物；以及位于所述导电栅极材料上并且在所述栅极结构上的所述侧壁隔离物之上延伸的帽盖材料。

【技术特征摘要】
2018.01.29 US 15/8822911.一种结构，包括：由导电栅极材料构成的栅极结构；位于所述栅极结构上的、在所述导电栅极材料上方延伸的侧壁隔离物；以及位于所述导电栅极材料上并且在所述栅极结构上的所述侧壁隔离物之上延伸的帽盖材料。2.根据权利要求1所述的结构，其中所述帽盖材料是T形的并且由双层材料构成。3.根据权利要求2所述的结构，其中所述双层材料包括顶部材料，所述顶部材料抵抗蚀刻化学并且悬在所述侧壁隔离物之上。4.根据权利要求3所述的结构，其中所述顶部材料是SiOC。5.根据权利要求3所述的结构，其中所述顶部材料悬在所述侧壁隔离物和位于所述侧壁隔离物上的蚀刻停止材料之上。6.根据权利要求3所述的结构，其中所述顶层是SiOC，以及直接接触所述导电栅极材料并且位于所述侧壁隔离物之间的底层是氮化物材料。7.根据权利要求1所述的结构，还包括与所述栅极结构邻近的接触，所述接触至少通过所述侧壁隔离物和悬在所述侧壁隔离物之上的所述帽盖材料而与所述栅极结构的所述导电栅极材料分离。8.根据权利要求1所述的结构，其中所述帽盖材料与层间电介质材料是共平面的。9.一种结构，包括：由导电栅极材料构成的栅极结构；位于所述栅极结构上的侧壁隔离物；位于所述侧壁隔离物上的蚀刻停止层；以及位于所述导电栅极材料上并且悬在所述侧壁隔离物之上的T形双层帽。10.根据权利要求9所述的结构，其中所述双层材料包括抵抗蚀刻化学的顶部材料。11.根据权利要求10所述的结构...

【专利技术属性】
技术研发人员：高金晟，D·耶格，张志强，M·阿奎利诺，P·卡彭特，洪浚植，M·鲁特科夫斯基，黄海苟，高明·哈，
申请(专利权)人：格芯公司，
类型：发明
国别省市：开曼群岛,KY