一种半导体器件及其制造方法技术

本发明专利技术提供一种半导体器件及其制造方法，在粘合层上形成光刻胶层之后，利用光刻技术形成刻蚀图形时，在非引出区上形成间隔排布的第一刻蚀图形，在引出区上形成第二刻蚀图形，且第二刻蚀图形的尺寸大于第一刻蚀图形的尺寸，在利用该光刻胶层进行粘合层的各向异性刻蚀时，基于刻蚀负载效应，尺寸更大的刻蚀图形下将会有更深的刻蚀深度，这样，可以使得第二刻蚀图形下的粘合层具有更快的刻蚀速率，使得第二刻蚀图形下的粘合层形成贯穿至连线层的过孔，而第一刻蚀图形下的粘合层并未被刻通，从而形成盲孔。这样，通过一次刻蚀工艺，同时形成盲孔和过孔，可以实现平坦化过程中的负载均衡，同时降低制造成本。

A Semiconductor Device and Its Manufacturing Method

【技术实现步骤摘要】
一种半导体器件及其制造方法
本专利技术涉及半导体器件及其制造领域，特别涉及一种半导体器件及其制造方法。
技术介绍
随着半导体技术的不断发展，晶圆键合技术得到了广泛的应用，晶圆键合是通过键合技术将两片晶圆粘合在一起，实现两片晶圆的垂直互联。混合键合(hybridbonding)是目前常采用的一种晶圆键合方式，在实现过程中，需要在晶圆上将顶层金属层上形成将其电引出的键合垫，该键合垫分布在晶圆的部分区域上，而不形成键合垫的区域会造成化学机械平坦化(CMP，ChemicalMechanicalpolishing)过程中的负载不均衡的问题，导致晶圆表面不平坦，进而造成器件的失效。
技术实现思路
有鉴于此，本专利技术的目的在于提供一种半导体器件及其制造方法，实现平坦化过程中的负载均衡，同时降低制造成本。为实现上述目的，本专利技术有如下技术方案：一种半导体器件的制造方法，包括：提供衬底，所述衬底上形成有介质材料的覆盖层，所述覆盖层中形成有顶层连线层；在所述覆盖层上形成粘合层，所述粘合层包括引出区和非引出区，所述引出区位于所述顶层连线层之上；在所述粘合层及顶层连线层上形成光刻胶层，并利用光刻技术，在所述光刻胶层中形成刻蚀图形，所述刻蚀图形包括所述非引出区上的间隔排布的第一刻蚀图形，以及所述引出区上的第二刻蚀图形，所述第二刻蚀图形的尺寸大于所述第一刻蚀图形的尺寸；利用所述光刻胶层，进行所述粘合层的各项异性刻蚀，以同时在所述第一刻蚀图形下的粘合层中形成第一盲孔，以及在所述第二刻蚀图形下的粘合层中形成贯穿至所述顶层连线层的过孔，并去除所述光刻胶层；进行导电材料填充及平坦化工艺。可选地，所述刻蚀图形还包括所述引出区上的间隔排布的第三刻蚀图形，所述第三刻蚀图形包围所述第二刻蚀图形，所述第二刻蚀图形的尺寸大于所述第三刻蚀图形的尺寸；则，在所述进行所述粘合层的各项异性刻蚀的步骤中，还包括：同时在所述第三刻蚀图形下的粘合层中形成第二盲孔。可选地，所述第一刻蚀图形或所述第三刻蚀图形的排布方式包括：点阵列排布、条形排布、嵌套排布或纵横交错排布。可选地，所述第二刻蚀图形为多个。可选地，所述利用光刻技术，在所述光刻胶层中形成刻蚀图形，包括：通过一张掩膜版，利用光刻技术，在所述光刻胶层中形成刻蚀图形。一种半导体器件，包括：衬底；所述衬底上介质材料的覆盖层，以及所述覆盖层中的顶层连线层；所述覆盖层及顶层连线层上的粘合层，所述粘合层包括引出区和非引出区，所述引出区位于所述顶层连线层之上；所述非引出区的粘合层中的第一非引出孔，所述第一非引出孔包括第一盲孔及其中的导电材料，所述第一盲孔呈间隔排布；以及贯穿所述引出区的粘合层中的引出孔，所述引出孔包括贯穿至所述顶层连线层的过孔及其中的导电材料，所述过孔的尺寸大于所述第一盲孔的尺寸。可选地，还包括：所述引出区的粘合层中的第二非引出孔，所述第二非引出孔包括第二盲孔及其中的导电材料，所述第二盲孔呈间隔排布，所述第二盲孔位于所述过孔周围，所述过孔的尺寸大于所述第二盲孔的尺寸。可选地，所述第一盲孔或所述第二盲孔的排布方式包括：点阵列排布、条形排布、嵌套排布或纵横交错排布。可选地，所述过孔为多个。可选地，所述粘合层包括：氧化硅层、NDC层或他们的叠层。本专利技术实施例提供的半导体器件及其制造方法，在粘合层上形成光刻胶层之后，利用光刻技术形成刻蚀图形时，在非引出区上形成间隔排布的第一刻蚀图形，在引出区上形成第二刻蚀图形，且第二刻蚀图形的尺寸大于第一刻蚀图形的尺寸，在利用该光刻胶层进行粘合层的各向异性刻蚀时，基于刻蚀负载效应，尺寸更大的刻蚀图形下将会有更深的刻蚀深度，这样，可以使得第二刻蚀图形下的粘合层具有更快的刻蚀速率，使得第二刻蚀图形下的粘合层形成贯穿至连线层的过孔，而第一刻蚀图形下的粘合层并未被刻通，从而形成盲孔。这样，通过一次刻蚀工艺，同时形成盲孔和过孔，可以实现平坦化过程中的负载均衡，同时降低制造成本。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。图1示出了根据本专利技术实施例半导体器件的制造方法的流程示意图；图2-9示出了根据本专利技术实施例的制造方法形成器件过程中的结构示意图；图10示出了刻蚀负载效应的实验结构示意图。具体实施方式为使本专利技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本专利技术的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本专利技术内涵的情况下做类似推广，因此本专利技术不受下面公开的具体实施例的限制。其次，本专利技术结合示意图进行详细描述，在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。正如
技术介绍
中的描述，在化学机械平坦化过程中的负载不均衡的问题，导致晶圆表面不平坦，进而造成器件的失效。为此，本申请提出了一种半导体器件及其制造方法，尤其适用于混合键合的晶圆，在粘合层上形成光刻胶层之后，利用光刻技术形成刻蚀图形时，在非引出区上形成间隔排布的第一刻蚀图形，在引出区上形成第二刻蚀图形，且第二刻蚀图形的尺寸大于第一刻蚀图形的尺寸，在利用该光刻胶层进行粘合层的各向异性刻蚀时，基于刻蚀负载效应，尺寸更大的沟槽将会有更深的刻蚀深度，这样，可以使得第二刻蚀图形下的粘合层具有更快的刻蚀速率，使得第二刻蚀图形下的粘合层形成贯穿至连线层的过孔，而第一刻蚀图形下的粘合层并未被刻通，从而形成盲孔。这样，通过一次刻蚀工艺，同时形成盲孔和过孔，可以实现平坦化过程中的负载均衡，同时降低制造成本。为了更好地理解本申请的技术方案和技术效果，以下将结合流程图1以及附图2-9对具体的实施例进行详细的描述。参考图1所示，在步骤S01，提供衬底100，所述衬底100上形成有介质材料的覆盖层110，所述覆盖层110中形成有顶层连线层120，参考图2所示。在本申请实施例中，衬底100为半导体衬底，例如可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅，SiliconOnInsulator)或GOI(绝缘体上锗，GermaniumOnInsulator)等。在其他实施例中，衬底100还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI(绝缘体上锗硅)等。在本实施例中，该衬底100可以为硅衬底。在本申请实施例中，可以已经完成了器件加工的所有工艺，衬底100上可以已经形成有说所需的器件结构以及用于电连接器件结构的互连结构，其中，器件结构可以由介质材料覆盖，该介质材料可以为叠层结构，可以包括层间介质层、金属间介质层等，互连结构形成于介质材料中，器件结构可以为MOS器件、存储器件和/或其他无源器件，存储器件可以包括非易失性存储器或随机存储器等，非易失性存储器例如可以包括NOR型闪存、NAN本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有介质材料的覆盖层，所述覆盖层中形成有顶层连线层；在所述覆盖层上形成粘合层，所述粘合层包括引出区和非引出区，所述引出区位于所述顶层连线层之上；在所述粘合层及顶层连线层上形成光刻胶层，并利用光刻技术，在所述光刻胶层中形成刻蚀图形，所述刻蚀图形包括所述非引出区上的间隔排布的第一刻蚀图形，以及所述引出区上的第二刻蚀图形，所述第二刻蚀图形的尺寸大于所述第一刻蚀图形的尺寸；利用所述光刻胶层，进行所述粘合层的各项异性刻蚀，以同时在所述第一刻蚀图形下的粘合层中形成第一盲孔，以及在所述第二刻蚀图形下的粘合层中形成贯穿至所述顶层连线层的过孔，并去除所述光刻胶层；进行导电材料填充及平坦化工艺。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，包括：提供衬底，所述衬底上形成有介质材料的覆盖层，所述覆盖层中形成有顶层连线层；在所述覆盖层上形成粘合层，所述粘合层包括引出区和非引出区，所述引出区位于所述顶层连线层之上；在所述粘合层及顶层连线层上形成光刻胶层，并利用光刻技术，在所述光刻胶层中形成刻蚀图形，所述刻蚀图形包括所述非引出区上的间隔排布的第一刻蚀图形，以及所述引出区上的第二刻蚀图形，所述第二刻蚀图形的尺寸大于所述第一刻蚀图形的尺寸；利用所述光刻胶层，进行所述粘合层的各项异性刻蚀，以同时在所述第一刻蚀图形下的粘合层中形成第一盲孔，以及在所述第二刻蚀图形下的粘合层中形成贯穿至所述顶层连线层的过孔，并去除所述光刻胶层；进行导电材料填充及平坦化工艺。2.根据权利要求1所述的制造方法，其特征在于，所述刻蚀图形还包括所述引出区上的间隔排布的第三刻蚀图形，所述第三刻蚀图形包围所述第二刻蚀图形，所述第二刻蚀图形的尺寸大于所述第三刻蚀图形的尺寸；则，在所述进行所述粘合层的各项异性刻蚀的步骤中，还包括：同时在所述第三刻蚀图形下的粘合层中形成第二盲孔。3.根据权利要求2所述的制造方法，其特征在于，所述第一刻蚀图形或所述第三刻蚀图形的排布方式包括：点阵列排布、条形排布、嵌套排布或纵横交错排布。4.根据权利要求1所述的制造方法，其特征在于，所述第二刻...

【专利技术属性】
技术研发人员：盛备备，胡胜，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42