半导体结构以及半导体器件制造技术

本公开提出一种半导体结构以及半导体器件。半导体结构包括硅基层、第一氧化物层和第二氧化物层、保护层、硅穿孔以及电极。第一氧化物层和第二氧化物层由下至上依序设于硅基层上，第二氧化物层的上表面开设有容纳槽。保护层设于第一氧化物层与第二氧化物层之间，保护层的材质硬度大于第二氧化物层的材质硬度。硅穿孔贯通开设于硅基层、第一氧化物层、保护层和第二氧化物层并填充有导电材料，硅穿孔的上端显露于容纳槽的槽底。电极设于容纳槽内。

Semiconductor Structure and Semiconductor Devices

【技术实现步骤摘要】
半导体结构以及半导体器件
本公开涉及半导体器件的硅穿孔设计
，尤其涉及一种半导体结构以及半导体器件。
技术介绍
现有硅穿孔(ThroughSiliconVia，缩写TSV，亦称硅通孔)的背面通孔显露装置容易发生电极经过混合键合(hybridbonding)时受高压而导致铜挤出(Cuextrusion)，铜挤出后会进入硅基层，从而引起硅穿孔间短路。
技术实现思路
本公开的一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种解决铜挤出不良的半导体结构。本公开的另一个主要目的在于克服上述现有技术的至少一种缺陷，提供一种具有上述半导体结构的半导体器件。为实现上述目的，本公开采用如下技术方案：根据本公开的一个方面，提供一种半导体结构。其中，所述半导体结构包括硅基层、第一氧化物层和第二氧化物层、保护层、硅穿孔以及电极。所述第一氧化物层和所述第二氧化物层由下至上依序设于所述硅基层上，所述第二氧化物层的上表面开设有容纳槽。所述保护层设于所述第一氧化物层与所述第二氧化物层之间，所述保护层的材质硬度大于所述第二氧化物层的材质硬度。所述硅穿孔开设于所述硅基层、所述第一氧化物层、所述保护层和所述第二氧化物层并填充有导电材料，所述硅穿孔的上端显露于所述容纳槽的槽底。所述电极设于所述容纳槽内。根据本公开的其中一个实施方式，所述导电材料包括铜或钨。根据本公开的其中一个实施方式，所述硅穿孔的上端伸出于所述容纳槽的槽底且低于所述容纳槽的槽口。根据本公开的其中一个实施方式，所述硅穿孔孔壁设有绝缘层，以将所述硅穿孔与所述硅基层、所述第一氧化物层、所述保护层和所述第二氧化物层绝缘分隔。根据本公开的其中一个实施方式，所述绝缘层的材质包括氧化硅或氮化硅。根据本公开的其中一个实施方式，所述第一氧化物层的材质包括氧化硅。和/或，所述第二氧化物层的材质包括氧化硅。根据本公开的其中一个实施方式，所述保护层的材质包括氮氧化硅、碳化硅或硅碳氮。根据本公开的其中一个实施方式，所述保护层具有弯折部，所述弯折部环绕于所述硅穿孔的位于所述第二氧化物层中的部分的外壁，所述弯折部将所述硅穿孔的该部分与所述第二氧化物层分隔。根据本公开的其中一个实施方式，所述电极的上表面较所述第二氧化物层的上表面靠近所述硅基层。根据本公开的其中一个实施方式，所述电极的上表面与所述第二氧化物层的上表面之间的高差为1纳米至5纳米。根据本公开的其中一个实施方式，所述电极的材质包括铜。根据本公开的其中一个实施方式，所述半导体结构还包括阻挡层，所述阻挡层设于所述第二氧化物层的上表面，且所述阻挡层的材质硬度大于所述第二氧化物层的材质硬度。根据本公开的其中一个实施方式，所述阻挡层的材质包括硅碳氮。根据本公开的另一个方面，提供一种半导体器件。其中，所述半导体器件包括本公开提出的且在上述实施方式中所述的半导体结构。由上述技术方案可知，本公开提出的半导体结构以及半导体器件的优点和积极效果在于：本公开提出的半导体结构，包括第一氧化物层、第二氧化物层及保护层。第二氧化物层的上表面开设有容纳槽。保护层设于第一氧化物层与第二氧化物层之间，保护层的材质硬度大于第二氧化物层的材质硬度。硅穿孔贯通开设于硅基层、第一氧化物层、保护层和第二氧化物层，硅穿孔一端显露于硅基层的下表面，另一端显露于容纳槽的槽底。通过上述设计，本公开能够利用保护层阻挡第二氧化物层上的电极产生的铜挤出进入硅基层，避免硅穿孔间短路。另外，由于保护层夹设在两层氧化物层之间，同时优化了保护层的应力状态。附图说明通过结合附图考虑以下对本公开的优选实施方式的详细说明，本公开的各种目标、特征和优点将变得更加显而易见。附图仅为本公开的示范性图解，并非一定是按比例绘制。在附图中，同样的附图标记始终表示相同或类似的部件。其中：图1是根据一示例性实施方式示出的一种半导体结构的层叠结构示意图；图2是根据另一示例性实施方式示出的一种半导体结构的层叠结构示意图；图3是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；图4是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；图5是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；图6是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；图7是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；图8是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；图9是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；图10是根据一示例性实施方式示出的一种半导体结构的制备工艺的其中一个工序的层叠结构示意图；图11是根据又一示例性实施方式示出的一种半导体结构的层叠结构示意图。附图标记说明如下：100.硅基层；200.硅穿孔；210.绝缘层；310.第一氧化物层；320.第二氧化物层；321.容纳槽；400.保护层；410.弯折部；500.电极；510.种子层；600.阻挡层；H.高差。具体实施方式体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本公开能够在不同的实施例上具有各种的变化，其皆不脱离本公开的范围，且其中的说明及附图在本质上是作说明之用，而非用以限制本公开。在对本公开的不同示例性实施方式的下面描述中，参照附图进行，所述附图形成本公开的一部分，并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构、系统和步骤。应理解的是，可以使用部件、结构、示例性装置、系统和步骤的其他特定方案，并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且，虽然本说明书中可使用术语“之上”、“之间”、“之内”等来描述本公开的不同示例性特征和元件，但是这些术语用于本文中仅出于方便，例如根据附图中所述的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。半导体结构实施方式一参阅图1，其代表性地示出了本公开提出的半导体结构的层叠结构示意图。在该示例性实施方式中，本公开提出的半导体结构是以应用于半导体显示器的硅穿孔结构为例进行说明的。本领域技术人员容易理解的是，为将本公开的相关设计应用于其他类型的半导体器件或其他工艺中，而对下述的具体实施方式做出多种改型、添加、替代、删除或其他变化，这些变化仍在本公开提出的半导体结构的原理的范围内。如图1所示，在本实施方式中，本公开提出的半导体结构包括硅基层100、第一氧化物层310和第二氧化物层320、保护层400、硅穿孔200以及电极500。具体而言，第一氧化物层310和第二氧化物层320由下至上依序设置在硅基层100上。保护层400设置在第一氧化物层310与第二氧化物层320之间，以将第一氧化物层310与第二氧化物层320分隔，且保护层400的材质硬度大于第二氧化物层320的材质硬度。第二氧化物层320的上表面开设有容纳槽321。硅穿孔200开设在上述层叠结构中，并依序贯通硅基层100、第一氧化物层310、保护层400和部分第二氧化物层320，硅穿孔200内填充有导电材料。其中，硅穿孔200的一端显露于硅基层100的下表面，本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，所述半导体结构包括：硅基层；第一氧化物层和第二氧化物层，由下至上依序设于所述硅基层上，所述第二氧化物层的上表面开设有容纳槽；保护层，设于所述第一氧化物层与所述第二氧化物层之间，所述保护层的材质硬度大于所述第二氧化物层的材质硬度；硅穿孔，开设于所述硅基层、所述第一氧化物层、所述保护层和所述第二氧化物层并填充有导电材料，所述硅穿孔的上端显露于所述容纳槽的槽底；以及电极，设于所述容纳槽内。

【技术特征摘要】
1.一种半导体结构，其特征在于，所述半导体结构包括：硅基层；第一氧化物层和第二氧化物层，由下至上依序设于所述硅基层上，所述第二氧化物层的上表面开设有容纳槽；保护层，设于所述第一氧化物层与所述第二氧化物层之间，所述保护层的材质硬度大于所述第二氧化物层的材质硬度；硅穿孔，开设于所述硅基层、所述第一氧化物层、所述保护层和所述第二氧化物层并填充有导电材料，所述硅穿孔的上端显露于所述容纳槽的槽底；以及电极，设于所述容纳槽内。2.根据权利要求1所述的半导体结构，其特征在于，所述导电材料包括铜或钨。3.根据权利要求1所述的半导体结构，其特征在于，所述硅穿孔的上端伸出于所述容纳槽的槽底且低于所述容纳槽的槽口。4.根据权利要求1所述的半导体结构，其特征在于，所述硅穿孔孔壁设有绝缘层，以将所述硅穿孔与所述硅基层、所述第一氧化物层、所述保护层和所述第二氧化物层绝缘分隔。5.根据权利要求4所述的半导体结构，其特征在于，所述绝缘层的材质包括氧化硅或氮化硅。6.根据权利要求1所述的半导体结构，其特征在于，所述第一氧化物层的材质包括氧化硅；和/或，所述第二氧化物...

【专利技术属性】
技术研发人员：林鼎佑，其他发明人请求不公开姓名，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34