三维存储器件及其制作方法技术

本公开提供了一种三维(3D)存储器件及其形成方法。所述3D存储器件可以包括：包括多个沟道结构的沟道结构区；处于所述沟道结构的第一侧上的第一阶梯区中的第一阶梯结构，所述第一阶梯结构包括沿第一方向布置的多个划分块结构；以及处于所述沟道结构的第二侧上的第二阶梯区中的第二阶梯结构，所述第二阶梯结构包括沿所述第一方向布置的多个划分块结构。第一竖直偏移定义了相邻划分块结构之间的边界。每个划分块结构包括沿不同于所述第一方向的第二方向布置的多个阶梯。每个阶梯包括沿所述第一方向布置的多个台阶。

Three-Dimensional Memory Device and Its Fabrication Method

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件及其制作方法
本公开总体上涉及半导体
，并且更具体而言涉及三维(3D)存储器件及其制作方法。
技术介绍
通过改进工艺技术、电路设计、程序设计算法和制作工艺使平面存储单元缩小到了更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制作技术变得更有挑战性并且成本更高。因而，平面存储单元的存储密度接近上限。3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列以及用于控制去往和来自存储器阵列的信号的外围器件。典型的3D存储器架构包括布置在衬底之上的栅电极的堆叠层，其中，多个半导体沟道穿过字线并与字线相交、进入衬底。字线与半导体沟道的相交形成了存储单元。3D存储器架构需要电接触方案以允许对每个个体存储单元加以控制的。一种电接触方案是形成连接至每个个体存储单元的字线的阶梯结构。在典型的3D存储器件中，阶梯结构已经用于沿半导体沟道连接32条以上的字线。随着半导体技术的进步，3D存储器件(例如，3DNAND存储器件)不断缩放更多的氧化物/氮化物(ON)层。结果，用于形成这种阶梯结构的现有的多重循环蚀刻和修整工艺受到低吞吐量的困扰，而且成本高昂。
技术实现思路
在本公开中描述了用于三维存储器件的接触结构以及用于形成该接触结构的方法的实施例。本公开的一个方面提供了三维(3D)存储器件，其包括：包括多个沟道结构的沟道结构区；处于所述沟道结构的第一侧上的第一阶梯区中的第一阶梯结构，第一阶梯结构包括沿第一方向布置的多个划分块结构；以及处于所述沟道结构的第二侧上的第二阶梯区中的第二阶梯结构，第二阶梯结构包括沿第一方向布置的多个划分块结构。第一竖直偏移定义了相邻划分块结构之间的边界。每个划分块结构包括沿不同于第一方向的第二方向布置的多个阶梯。每个阶梯包括沿第一方向布置的多个台阶。在一些实施例中，所述3D存储器件还包括处于所述沟道结构区中的顶部选择栅阶梯结构，其包括沿所述第二方向布置的X2数量的台阶。在一些实施例中，所述第一阶梯区中的多个划分块结构和所述第二阶梯区中的多个划分块结构之间的第二竖直偏移等于一个台阶的厚度的X2倍。在一些实施例中，相邻阶梯之间的第三竖直偏移等于一个台阶的厚度的2X2倍。在一些实施例中，每个阶梯包括在X2个层级中对称分布的(2X2-1)数量的台阶。在一些实施例中，所述第一阶梯结构和所述第二阶梯结构包括多个电介质/导电层对；并且每个台阶包括一个电介质/导电层对。在一些实施例中，第一方向和第二方向相互垂直并且处于与所述电介质/导电层对的界面表面平行的平面中。在一些实施例中，所述第一阶梯区和所述第二阶梯区中的每者中的多个划分块结构的数量为X1；并且每个划分块结构中的多个阶梯的数量为X3。在一些实施例中，划分块结构中的相邻划分块结构之间的第一竖直偏移等于一个台阶的厚度的2X2X3倍。在一些实施例中，第一阶梯结构和第二阶梯结构中的多个台阶的总数量为2X1(2X2-1)X3；并且多个台阶分布在2X1X2X3数量的不同层级中。在一些实施例中，X1为二并且X2为三。本公开的另一方面提供了一种用于形成三维(3D)存储器件的方法，包括：在衬底上形成具有多个电介质层对的膜堆叠层；在所述膜堆叠层中形成包括多个沟道结构的沟道结构区；以及形成第一阶梯区中的第一阶梯结构和第二阶梯区中的第二阶梯结构，所述第一阶梯结构和所述第二阶梯结构中的每者包括沿第一方向布置的多个划分块结构。第一竖直偏移定义了相邻划分块结构之间的边界，并且每个划分块结构包括沿不同于所述第一方向的第二方向布置的多个阶梯。每个阶梯包括沿第一方向布置的多个台阶。在一些实施例中，所述方法还包括在所述沟道结构区中形成包括沿所述第二方向布置的X2数量的台阶的顶部选择栅阶梯结构。在一些实施例中，形成所述第一阶梯结构和所述第二阶梯结构包括：在所述第一阶梯区和所述第二阶梯区中形成多个初始划分台阶结构，每个初始划分台阶结构包括沿所述第一方向布置的X2数量的台阶，其中，每个台阶包括电介质层对。在一些实施例中，形成所述多个初始划分台阶结构包括：将具有2X1数量的第一划分块图案的第一阶梯划分图案掩模设置在所述膜堆叠层上；以及基于所述第一阶梯划分图案掩模使用蚀刻-修整工艺形成所述多个初始划分台阶结构。在一些实施例中，形成所述第一阶梯结构和所述第二阶梯结构还包括：在所述初始划分台阶结构中的每者中形成X3数量的阶梯，以在所述第一阶梯区和所述第二阶梯区中的每者中形成X1数量的划分块结构。在一些实施例中，形成所述阶梯包括：使用蚀刻-修整工艺，从而沿所述第二方向形成所述阶梯。所述第一方向和所述第二方向相互垂直并且处于与所述电介质/导电层对的界面表面平行的平面中。在一些实施例中，所述蚀刻-修整工艺的每个循环中的蚀刻深度为一个台阶的厚度的2X2倍。在一些实施例中，形成所述第一阶梯结构和所述第二阶梯结构还包括：设置第二阶梯划分图案掩模，以覆盖至少两个划分块结构，并且暴露至少两个划分块结构；以及对暴露的至少两个划分块结构蚀刻等于一个台阶的厚度的2X2X3倍的深度。本领域技术人员根据本公开的描述、权利要求和附图能够理解本公开的其它方面。附图说明被并入本文并形成说明书的一部分的附图例示了本公开的实施例并与文字描述一起进一步用以解释本公开的原理，并且使相关领域的技术人员能够做出和使用本公开。图1示出了根据一些实施例的示例性三维(3D)存储器阵列结构的部分的透视图；图2示出了根据一些实施例的用于形成包括具有多重划分的阶梯结构的3D存储器件的示例性方法的流程图；图3示出了根据一些实施例的3D存储器件的示例性结构的截面图；图4、图6和图8示出了根据一些实施例的图2中所示的方法的某些制作阶段中使用的示例性掩模的顶视图；以及图5、图7和图9示出了根据一些实施例的图2中所示的方法的某些阶段处的3D存储器件的结构的透视图。在结合附图考虑时，通过下文阐述的具体实施方式，本专利技术的特征和优点将变得更加显而易见，在附图中，始终以类似的附图标记标识对应的要素。在附图中，类似的附图标记一般指示等同的、功能上类似的和/或结构上类似的要素。在对应附图标记中通过最左侧数字指示首次出现该要素的附图。将参考附图描述本公开的实施例。具体实施方式尽管对具体配置和布置进行了讨论，但应当理解，这只是出于示例性目的而进行的。相关领域中的技术人员将认识到，可以使用其它配置和布置而不脱离本公开的精神和范围。对相关领域的技术人员显而易见的是，本公开还可以用于多种其它应用中。要指出的是，在说明书中提到“一个实施例”、“实施例”、“示例性实施例”、“一些实施例”等指示所述的实施例可以包括特定特征、结构或特性，但未必每个实施例都包括该特定特征、结构或特性。此外，这种短语未必是指同一个实施例。另外，在结合实施例描述特定特征、结构或特性时，结合其它实施例(无论是否明确描述)实现这种特征、结构或特性应在相关领域技术人员的知识范围中。通常，可以至少部分从上下文中的使用来理解术语。例如，至少部分取决于上下文，本文中使用的术语“一个或多个”可以用于描述单数意义的任何特征、结构或特性，或者可以用于描述复数意义的特征、结构或特性的组合。类似地，至少部分取决于上下文，诸如“一”或“所述”的术语同样可以被理解为传达单数使用或传达复数使用。本文档来自技高网...

【技术保护点】
1.一种三维(3D)存储器件，包括：包括多个沟道结构的沟道结构区；处于所述沟道结构的第一侧上的第一阶梯区中的第一阶梯结构，所述第一阶梯结构包括沿第一方向布置的多个划分块结构；以及处于所述沟道结构的第二侧上的第二阶梯区中的第二阶梯结构，所述第二阶梯结构包括沿所述第一方向布置的多个划分块结构；其中，第一竖直偏移定义了相邻划分块结构之间的边界，并且每个划分块结构包括沿不同于所述第一方向的第二方向布置的多个阶梯，每个阶梯包括沿所述第一方向布置的多个台阶。

【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器件，包括：包括多个沟道结构的沟道结构区；处于所述沟道结构的第一侧上的第一阶梯区中的第一阶梯结构，所述第一阶梯结构包括沿第一方向布置的多个划分块结构；以及处于所述沟道结构的第二侧上的第二阶梯区中的第二阶梯结构，所述第二阶梯结构包括沿所述第一方向布置的多个划分块结构；其中，第一竖直偏移定义了相邻划分块结构之间的边界，并且每个划分块结构包括沿不同于所述第一方向的第二方向布置的多个阶梯，每个阶梯包括沿所述第一方向布置的多个台阶。2.根据权利要求1所述的器件，还包括处于所述沟道结构区中的顶部选择栅阶梯结构，所述顶部选择栅阶梯结构包括沿所述第二方向布置的X2数量的台阶。3.根据权利要求2所述的器件，其中，所述第一阶梯区中的多个划分块结构和所述第二阶梯区中的多个划分块结构之间的第二竖直偏移等于一个台阶的厚度的X2倍。4.根据权利要求2所述的器件，其中，相邻阶梯之间的第三竖直偏移等于所述一个台阶的厚度的2X2倍。5.根据权利要求2所述的器件，其中，每个阶梯包括在X2个层级中对称分布的(2X2-1)数量的台阶。6.根据权利要求1所述的器件，其中：所述第一阶梯结构和所述第二阶梯结构包括多个电介质/导电层对；并且每个台阶包括电介质/导电层对。7.根据权利要求6所述的器件，其中，所述第一方向和所述第二方向相互垂直并且处于与所述电介质/导电层对的界面表面平行的平面中。8.根据权利要求2所述的器件，其中：所述第一阶梯区和所述第二阶梯区中的每者中的所述多个划分块结构的数量为X1；并且每个划分块结构中的所述多个阶梯的数量为X3。9.根据权利要求8所述的器件，其中，划分块结构中的相邻划分块结构之间的所述第一竖直偏移等于一个台阶的厚度的2X2X3倍。10.根据权利要求8所述的器件，其中：所述第一阶梯结构和所述第二阶梯结构中的所述多个台阶的总数为2X1(2X2-1)X3；并且所述多个台阶分布在2X1X2X3数量的不同层级中。11.根据权利要求8所述的器件，其中，X1为二并且X2为三。12.一种用于形成三维(3D)存储器件的方法，包括：在衬底上形成具有多个电介质...

【专利技术属性】
技术研发人员：张中，华文宇，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42