【技术实现步骤摘要】
【国外来华专利技术】三维存储器件及其制作方法
本公开总体上涉及半导体
，并且更具体而言涉及三维(3D)存储器件及其制作方法。
技术介绍
通过改进工艺技术、电路设计、程序设计算法和制作工艺使平面存储单元缩小到了更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制作技术变得更有挑战性并且成本更高。因而，平面存储单元的存储密度接近上限。3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列以及用于控制去往和来自存储器阵列的信号的外围器件。典型的3D存储器架构包括布置在衬底之上的栅电极的堆叠层，其中，多个半导体沟道穿过字线并与字线相交、进入衬底。字线与半导体沟道的相交形成了存储单元。3D存储器架构需要电接触方案以允许对每个个体存储单元加以控制的。一种电接触方案是形成连接至每个个体存储单元的字线的阶梯结构。在典型的3D存储器件中，阶梯结构已经用于沿半导体沟道连接32条以上的字线。随着半导体技术的进步，3D存储器件(例如，3DNAND存储器件)不断缩放更多的氧化物/氮化物(ON)层。结果，用于形成这种阶梯结构的现有的多重循环蚀刻和修整工艺受到低吞吐量的困扰，...
【技术保护点】
1.一种三维(3D)存储器件，包括：包括多个沟道结构的沟道结构区；处于所述沟道结构的第一侧上的第一阶梯区中的第一阶梯结构，所述第一阶梯结构包括沿第一方向布置的多个划分块结构；以及处于所述沟道结构的第二侧上的第二阶梯区中的第二阶梯结构，所述第二阶梯结构包括沿所述第一方向布置的多个划分块结构；其中，第一竖直偏移定义了相邻划分块结构之间的边界，并且每个划分块结构包括沿不同于所述第一方向的第二方向布置的多个阶梯，每个阶梯包括沿所述第一方向布置的多个台阶。
【技术特征摘要】
【国外来华专利技术】1.一种三维(3D)存储器件，包括：包括多个沟道结构的沟道结构区；处于所述沟道结构的第一侧上的第一阶梯区中的第一阶梯结构，所述第一阶梯结构包括沿第一方向布置的多个划分块结构；以及处于所述沟道结构的第二侧上的第二阶梯区中的第二阶梯结构，所述第二阶梯结构包括沿所述第一方向布置的多个划分块结构；其中，第一竖直偏移定义了相邻划分块结构之间的边界，并且每个划分块结构包括沿不同于所述第一方向的第二方向布置的多个阶梯，每个阶梯包括沿所述第一方向布置的多个台阶。2.根据权利要求1所述的器件，还包括处于所述沟道结构区中的顶部选择栅阶梯结构，所述顶部选择栅阶梯结构包括沿所述第二方向布置的X2数量的台阶。3.根据权利要求2所述的器件，其中，所述第一阶梯区中的多个划分块结构和所述第二阶梯区中的多个划分块结构之间的第二竖直偏移等于一个台阶的厚度的X2倍。4.根据权利要求2所述的器件，其中，相邻阶梯之间的第三竖直偏移等于所述一个台阶的厚度的2X2倍。5.根据权利要求2所述的器件，其中，每个阶梯包括在X2个层级中对称分布的(2X2-1)数量的台阶。6.根据权利要求1所述的器件，其中：所述第一阶梯结构和所述第二阶梯结构包括多个电介质/导电层对；并且每个台阶包括电介质/导电层对。7.根据权利要求6所述的器件，其中，所述第一方向和所述第二方向相互垂直并且处于与所述电介质/导电层对的界面表面平行的平面中。8.根据权利要求2所述的器件，其中：所述第一阶梯区和所述第二阶梯区中的每者中的所述多个划分块结构的数量为X1；并且每个划分块结构中的所述多个阶梯的数量为X3。9.根据权利要求8所述的器件，其中，划分块结构中的相邻划分块结构之间的所述第一竖直偏移等于一个台阶的厚度的2X2X3倍。10.根据权利要求8所述的器件，其中：所述第一阶梯结构和所述第二阶梯结构中的所述多个台阶的总数为2X1(2X2-1)X3；并且所述多个台阶分布在2X1X2X3数量的不同层级中。11.根据权利要求8所述的器件，其中，X1为二并且X2为三。12.一种用于形成三维(3D)存储器件的方法，包括：在衬底上形成具有多个电介质...
【专利技术属性】
技术研发人员：张中，华文宇，夏志良，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。