三维堆叠半导体设备制造技术

提供了用于半导体设备的系统、设备和方法。在一个方面中，一种半导体设备包括第一半导体结构。第一半导体结构包括沿第一方向延伸的多个第一沟道结构、以及多个连接结构。每个连接结构包括第一导电类型的第一区域、第二导电类型的第二区域和第一导电类型的第三区域。第一沟道结构的第一端与对应连接结构的第一区域接触。半导体设备还包括第二半导体结构，第二半导体结构包括沿第一方向延伸的多个第二沟道结构。第一半导体结构和第二半导体结构沿第一方向键合。对应连接结构耦合到对应第二沟道结构的第一端。

【技术实现步骤摘要】

本公开内容涉及半导体设备和用于半导体设备的制造过程。

技术介绍

1、半导体设备(例如，存储器设备)可以具有各种结构以增加芯片上的存储单元和线的密度。例如，三维(3d)存储器设备是有吸引力的，因为它们能够通过在类似的占用面积(footprint)内堆叠更多的层来增加阵列密度。3d存储器设备通常包括存储单元的存储器阵列和用于促进存储器阵列的操作的外围电路。存储单元可以包括垂直结构。

技术实现思路

1、本公开内容描述了用于形成三维(3d)堆叠半导体设备的方法、设备、系统和技术。

2、本公开内容的一个方面的特征在于一种包括以下的半导体设备：半导体设备包括第一半导体结构。所述第一半导体结构包括沿第一方向延伸的多个第一沟道结构、以及多个连接结构。每个连接结构包括第一导电类型的第一区域、第二导电类型的第二区域和第一导电类型的第三区域。第一沟道结构的第一端与对应连接结构的所述第一区域接触。半导体设备还包括第二半导体结构，所述第二半导体结构包括沿第一方向延伸的多个第二沟道结构。所述第一半导体结构和所述第二半导体结构本文档来自技高网...

【技术保护点】

1.一种半导体设备，包括：

2.根据权利要求1所述的半导体设备，其中，所述第一导电类型是N导电类型，并且所述第二导电类型是P导电类型。

3.根据权利要求1或2所述的半导体设备，

4.根据权利要求1至3中任一项所述的半导体设备，其中，所述第一半导体结构还包括多个导电结构，所述多个导电结构中的导电结构与所述对应连接结构的所述第一区域或所述第三区域接触。

5.根据权利要求1至4中任一项所述的半导体设备，其中，所述第二半导体结构包括由电介质材料隔离的多个导电触点，所述多个导电触点中的导电触点的第一端耦合到所述对应连接结构的所述第三区域，所述多个导电...

【技术特征摘要】

1.一种半导体设备，包括：

2.根据权利要求1所述的半导体设备，其中，所述第一导电类型是n导电类型，并且所述第二导电类型是p导电类型。

3.根据权利要求1或2所述的半导体设备，

4.根据权利要求1至3中任一项所述的半导体设备，其中，所述第一半导体结构还包括多个导电结构，所述多个导电结构中的导电结构与所述对应连接结构的所述第一区域或所述第三区域接触。

5.根据权利要求1至4中任一项所述的半导体设备，其中，所述第二半导体结构包括由电介质材料隔离的多个导电触点，所述多个导电触点中的导电触点的第一端耦合到所述对应连接结构的所述第三区域，所述多个导电触点中的所述导电触点的第二端耦合到所述多个第二沟道结构中的所述对应第二沟道结构，所述第一端沿所述第一方向与所述第二端相对。

6.根据权利要求1至5中任一项所述的半导体设备，其中，所述对应连接结构的所述第二区域连接到导电线，并且所述对应连接结构的所述第二区域的厚度等于或大于所述导电线的厚度。

7.根据权利要求6所述的半导体设备，其中，所述第二区域的厚度是所述第二区域沿所述第一方向的尺寸，并且所述导电线的厚度是所述导电线沿所述第一方向的尺寸。

8.根据权利要求1至7中任一项所述的半导体设备，其中，所述多个第二沟道结构中的每个第二沟道结构包括沟道插塞。

9.一种半导体设备，包括：

10.根据权利要求9所述的半导体设备，其中，所述第一导电类型是n导电类型，并且所述第二导电类型是p导电类型。

11.根据权利要求9或10所述的半导体设备，

12.根据权利要求9至11中任一项所述的半导体设备，其中，所述第一半导体结构还包括多个导电结构，所述多个导电结构中的导电结构与所述对应连接...

【专利技术属性】
技术研发人员：刘小欣，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：