3D存储器件制造技术

公开了一种3D存储器件，包括：衬底；位于所述衬底上的叠层结构，所述叠层结构包括交替堆叠的多个导体层和多个绝缘层；贯穿所述叠层结构的多个沟道结构；位于所述沟道结构下方且具有平坦表面的半导体层；所述沟道结构在所述半导体层上表面处的孔径小于所述半导体层上表面的孔径。本实用新型专利技术实施例通过在沟道结构下方设置具有平坦表面的半导体层，且沟道结构在所述半导体层上表面处的孔径小于所述半导体层上表面的孔径，不仅扩大了半导体层的工艺窗口，使半导体层具有更好的高度均一性和表面平整度，可以减少和避免电流泄漏，改善器件的电气性能。

3D Memory Device

A 3D memory device is disclosed, which includes: a substrate; a laminated structure on the substrate, which comprises alternately stacked multiple conductor layers and multiple insulating layers; a plurality of channel structures running through the laminated structure; a semiconductor layer located below the channel structure and having a flat surface; and a channel structure having a aperture smaller than or smaller than the aperture on the upper surface of the semiconductor layer. The aperture of the surface of the semiconductor layer. The embodiment of the utility model not only enlarges the process window of the semiconductor layer, makes the semiconductor layer have better height uniformity and surface smoothness, reduces and avoids current leakage, but also improves by setting a semiconductor layer with flat surface under the channel structure, and the aperture of the channel structure at the upper surface of the semiconductor layer is smaller than that of the upper surface of the semiconductor layer. Electrical performance of the device.

【技术实现步骤摘要】
3D存储器件
本技术涉及存储器
，特别涉及3D存储器件。
技术介绍
存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的孔径越来越小，存储器件的存储密度越来越高。为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。由于3D存储器件的存储量需要越来越高，存储器件需要更多的栅极线来满足更高的存储量，因此沟道柱的孔径(CD)已经缩小以满足更高的单元密度要求。对于小尺寸的沟道柱而言，孔径(CD)的进一步缩小和形状优化是提高存储密度的关键。对于现有技术的3D存储器件，在沟道孔(channelhole，CH)的底部有一个外延层，用于将沟道孔连接到衬底有源区，以及控制第一选择栅(BottomSelectiveGate，BSG)。为了避免栅极线(GateLine，GL)和衬底有源区之间的电流桥，外延层需要具有一定的高度，延伸至第一选择栅氧化物中间的顶部；外延层还需要具有平整表面，以降低与沟道传输层的接触面电阻。为了形成高质量的外延层，预清洁变得本文档来自技高网...

【技术保护点】
1.一种3D存储器件，其特征在于，包括：衬底；位于所述衬底上的叠层结构，所述叠层结构包括交替堆叠的多个导体层和多个绝缘层；贯穿所述叠层结构的多个沟道结构；位于所述沟道结构下方且具有平坦表面的半导体层；所述沟道结构在所述半导体层上表面处的孔径小于所述半导体层上表面的孔径。

【技术特征摘要】
1.一种3D存储器件，其特征在于，包括：衬底；位于所述衬底上的叠层结构，所述叠层结构包括交替堆叠的多个导体层和多个绝缘层；贯穿所述叠层结构的多个沟道结构；位于所述沟道结构下方且具有平坦表面的半导体层；所述沟道结构在所述半导体层上表面处的孔径小于所述半导体层上表面的孔径。2.根据权利要求1所述的3D存储器件，其中，所述沟道结构包括阻挡绝缘层、电荷俘获层、遂穿绝缘层和沟道层，所述沟道层与所述半导体层连通。3.根据权利要求2所述的3D存储器件，其中，所述叠层结构包括：第一叠层结构，所述第一叠层结构包括交替堆叠的第一绝缘层和第一导体层；第二叠层结构，所述第二叠层结构包括交替堆叠的多个第二导体层和多个第二绝缘层。4.根据权利要求3所述的3D存储器件，其中，所述半导体层贯穿所述第...

【专利技术属性】
技术研发人员：肖莉红，
申请(专利权)人：长江存储科技有限责任公司，
类型：新型
国别省市：湖北,42