三维存储器件中的阶梯形成制造技术

一种用于形成3D存储器的阶梯结构的方法，包括：形成交替层堆叠体，所述交替层堆叠体包括设置在衬底上方的多个电介质层对；在所述交替层堆叠体上方形成第一掩模堆叠体；使用光刻工艺图案化第一掩模堆叠体以限定阶梯区域，所述阶梯区域包括在所述交替层堆叠体上方的N个子阶梯区域，其中N大于1；在所述阶梯区域上方形成第一阶梯结构，所述第一阶梯结构在每个阶梯区域处具有M个台阶，其中M大于1；并且在所述第一阶梯结构上形成第二阶梯结构，所述第二阶梯结构在阶梯区域处具有2*N*M个台阶。

【技术实现步骤摘要】
【国外来华专利技术】三维存储器件中的阶梯形成
本公开的实施例涉及三维(3D)存储器件及其制造方法。
技术介绍
通过改善工艺技术、电路设计、编程算法以及制造工艺，平面存储单元被缩放到更小尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得更具挑战性并且成本高昂。结果，用于平面存储单元的存储密度接近上限。3D存储器架构能够解决平面存储单元中的密度限制。3D存储器架构包括存储器阵列、用于控制发送至存储器阵列以及来自存储器阵列的信号的外围器件。典型的3D存储器架构包括布置于衬底上方的栅电极堆叠体，多个半导体沟道穿过字线并与其相交进入衬底中。字线和半导体沟道的交叉点形成存储单元。3D存储器架构需要电接触方案以允许控制每个单独的存储单元。一种电接触方案是形成阶梯结构以连接到每个单独的存储单元的字线。阶梯结构已被用于沿典型的3D存储器件中的半导体沟道连接多于32条字线。随着半导体技术的进步，诸如3DNAND存储器件的3D存储器件保持缩放更多的氧化物/氮化物(ON)层。结果，用于形成这种阶梯结构的现有多循环修整和蚀刻工艺产量低并且价格昂贵。
技术实现思路
本文公开了一种用于形成3D存储器件的阶梯结构的方法的实本文档来自技高网...

【技术保护点】
1.一种用于形成3D存储器件的方法，包括：形成交替层堆叠体，所述交替层堆叠体包括设置在衬底上方的多个电介质层对；在所述交替层堆叠体上方形成第一掩模堆叠体；图案化所述第一掩模堆叠体以限定阶梯区域，所述阶梯区域包括在所述交替层堆叠体上方的N个子阶梯区域，其中N大于1；在所述阶梯区域上方形成第一阶梯结构，所述第一阶梯结构在每个所述子阶梯区域处具有M个台阶，其中M大于1；以及在所述第一阶梯结构上形成第二阶梯结构，其中所述第二阶梯结构在所述阶梯区域处具有2*N*M个台阶。

【技术特征摘要】
【国外来华专利技术】1.一种用于形成3D存储器件的方法，包括：形成交替层堆叠体，所述交替层堆叠体包括设置在衬底上方的多个电介质层对；在所述交替层堆叠体上方形成第一掩模堆叠体；图案化所述第一掩模堆叠体以限定阶梯区域，所述阶梯区域包括在所述交替层堆叠体上方的N个子阶梯区域，其中N大于1；在所述阶梯区域上方形成第一阶梯结构，所述第一阶梯结构在每个所述子阶梯区域处具有M个台阶，其中M大于1；以及在所述第一阶梯结构上形成第二阶梯结构，其中所述第二阶梯结构在所述阶梯区域处具有2*N*M个台阶。2.根据权利要求1所述的方法，其中形成所述第一阶梯结构包括：使用所述第一掩模堆叠体去除最顶部电介质层对的一部分；修整所述第一掩模堆叠体；以及通过依次重复所述去除和所述修整直到形成所述M个台阶，来形成所述第一阶梯结构。3.根据权利要求1所述的方法，其中形成所述第二阶梯结构包括：使用第二掩模堆叠体去除电介质层对中的M个层的一部分；修整所述第二掩模堆叠体；并且通过依次重复所述去除和所述修整直到形成2*N*M个台阶，来形成所述第二阶梯结构。4.根据权利要求1所述的方法，其中形成所述交替层堆叠体包括使用化学气相沉积、物理气相沉积、等离子体增强CVD、溅射、金属有机化学气相沉积、原子层沉积或其组合来沉积层。5.根据权利要求4所述的方法，其中在所述衬底上形成所述交替层堆叠体包括在所述衬底上设置多个电介质层对。6.根据权利要求4所述的方法，其中形成所述交替层堆叠体包括在基本垂直于所述衬底的主表面的方向上设置交替的导体/电介质层对。7.根据权利要求2所述的方法，其中在从所述第一掩模堆叠体的横向边缘边界朝着所述第一掩模堆叠体的中心的方向上向内执行所述去除和修整。8.根据权利要求2所述的方法，其中在从所述第一掩模堆叠体的中心向所述第一掩模堆叠体的横向边缘边界的方向上向外执行所述去除和所述修整。9.根据权利要求2所述的方法，其中使用所述第一掩模堆叠体去除最顶部电介质层对的所述一部分包括干法蚀刻、湿法蚀刻或其...

【专利技术属性】
技术研发人员：周玉婷，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42