半导体封装件制造技术

本发明专利技术提供一种半导体封装件。所述半导体封装件包括：中介层，具有第一表面和第二表面并包括第一重新分布层；半导体芯片，具有有效表面和无效表面，在有效表面上设置有连接电极，半导体芯片设置在中介层上以使无效表面面对中介层的第二表面；包封件，设置在中介层的第二表面上，包封件包括感光绝缘材料，并具有覆盖半导体芯片的第一区域以及位于半导体芯片周围的第二区域；以及第二重新分布层，包括：第二过孔，穿过包封件的第一区域并连接到连接电极；导通孔，穿过包封件的第二区域并连接到第一重新分布层；以及第二布线图案，设置在包封件上并具有与第二过孔和导通孔一体的结构。

Semiconductor Package

The invention provides a semiconductor package. The semiconductor package includes: an intermediary layer with a first surface and a second surface and a first redistribution layer; a semiconductor chip with an effective surface and an invalid surface, and a connecting electrode is arranged on the effective surface; a semiconductor chip is arranged on the intermediary layer to make the invalid surface face the second surface of the intermediary layer; and a package is arranged on the second surface of the intermediary layer. The seal includes a photosensitive insulating material, and has a first area covering the semiconductor chip and a second area around the semiconductor chip; and a second redistribution layer, including a second through hole, which passes through the first area of the package and connects to the connecting electrode; a through hole, which passes through the second area of the package and connects to the first redistribution layer; and a second wiring pattern. It is arranged on the package and has a structure integrated with the second through hole and the through hole.

【技术实现步骤摘要】
半导体封装件本申请基于并要求于2017年11月30日在韩国知识产权局提交的第10-2017-0162706号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容通过引用被包含于此。
本公开涉及一种半导体封装件，更具体地，涉及一种用于叠层封装(POP)结构的扇出型半导体封装件。
技术介绍
近来，关于半导体封装的技术发展的显著趋势是在保持产品的性能的同时减小半导体封装件的整体尺寸。作为示例，在扇出型半导体封装中，连接端子可重新分布到半导体芯片的安装区域的外部，从而连接端子可有效地布置，并且扇出型半导体封装件可保持小尺寸。在近来已经开发的叠层封装(POP)结构中，上封装件和下封装件的许多连接端子(例如，I/O)需彼此连接，并且需要诸如中介层的连接构件以将连接端子彼此连接。
技术实现思路
本公开的一方面可提供一种可抑制由于引入诸如中介层的连接构件而导致厚度增大的半导体封装件。根据本公开的一方面，可提供一种半导体封装件，在所述半导体封装件中，通过使用提前制造的连接构件作为中介层简化了工艺和结构，并且改善了设置在半导体芯片的上方和下方的连接构件的重新分布层之间的连接结构。根据本公开的一方面，一种半导体封装件可包括：中介层，具有彼此背对的第一表面和第二表面并包括具有多个第一布线图案和连接到所述多个第一布线图案的多个第一过孔的第一重新分布层；半导体芯片，具有：有效表面，在所述有效表面上设置有连接电极；以及无效表面，与所述有效表面背对，所述半导体芯片设置在所述中介层上以使所述无效表面面对所述中介层的所述第二表面；包封件，设置在所述中介层的所述第二表面上，所述包封件包括感光绝缘材料，并具有覆盖所述半导体芯片的所述有效表面的第一区域以及位于所述半导体芯片周围的第二区域；以及第二重新分布层，包括：第二过孔，穿过所述包封件的所述第一区域并连接到所述连接电极；导通孔，穿过所述包封件的所述第二区域并连接到所述第一重新分布层；以及第二布线图案，设置在所述包封件上并具有与所述第二过孔和所述导通孔一体的结构。根据本公开的另一方面，一种半导体封装件可包括：中介层，具有：第一表面，在所述第一表面上设置有多个焊盘；以及第二表面，与所述第一表面背对，并且所述中介层包括连接到所述多个焊盘的第一重新分布层；半导体芯片，具有：有效表面，在所述有效表面上设置有连接电极；以及无效表面，与所述有效表面背对，并且半导体芯片设置在所述中介层上以使所述无效表面面对所述中介层的所述第二表面；包封件，设置在所述中介层的所述第二表面上，所述包封件包括感光绝缘材料，并具有覆盖所述半导体芯片的所述有效表面的第一区域和位于所述半导体芯片周围的第二区域；第二重新分布层，包括：连接过孔，穿过所述包封件的所述第一区域并连接到所述连接电极；导通孔，穿过所述包封件的所述第二区域并连接到所述第一重新分布层；以及布线图案，设置在所述包封件上并具有与所述连接过孔和所述导通孔一体的结构；以及连接构件，具有设置在所述包封件上的第一表面以及与所述第一表面背对的第二表面，在所述连接构件的所述第二表面上设置有电连接结构，并且所述连接构件包括连接到所述第二重新分布层和所述电连接结构的第三重新分布层，其中，所述第一重新分布层具有多个第一布线图案和连接到所述多个第一布线图案的多个第一过孔，所述多个第一布线图案中的与所述中介层的所述第一表面相邻的第一布线图案从所述中介层突出，所述多个第一布线图案中的与所述中介层的所述第二表面相邻的第一布线图案嵌在所述中介层中。附图说明通过以下结合附图的详细描述，本公开的以上和其他方面、特征和优点将更加清楚地被理解，其中：图1是示出电子装置系统的示例的示意性框图；图2是示出电子装置的示例的示意性透视图；图3A和图3B是示出扇入型半导体封装件在被封装之前和封装之后的状态的示意性截面图；图4是示出扇入型半导体封装件的封装工艺的示意性截面图；图5是示出扇入型半导体封装件安装在中介基板上并最终被安装在电子装置的主板上的情况的示意性截面图；图6是示出扇入型半导体封装件嵌在中介基板中并最终被安装在电子装置的主板上的情况的示意性截面图；图7是示出扇出型半导体封装件的示意性截面图；图8是示出扇出型半导体封装件安装在电子装置的主板上的情况的示意性截面图；图9是示出根据本公开的示例性实施例的半导体封装件的侧视截面图；图10A和图10B分别是示出图9中示出的半导体封装件的平面图和仰视图；图11是图9中示出的半导体封装件的部分“A”的放大图；图12是示出包括图9中示出的半导体封装件的叠层封装(POP)结构的半导体装置的侧视截面图；图13A至13F是示出制造图9中示出的半导体封装件的方法的主要工艺的截面图；图14是示出根据本公开的另一示例性实施例的半导体封装件的侧视截面图；以及图15A至图15C是示出制造图14中示出的半导体封装件的方法的主要工艺的截面图。具体实施方式在下文中，将参照附图描述本公开的示例性实施例。在附图中，为了清楚起见，可夸大或缩小组件的形状、尺寸等。说明书中的组件与另一组件的“连接”的含义包括通过粘结层的间接连接以及两个组件之间的直接连接。此外，“电连接”概念性地包括物理连接和物理断开。可理解的是，当使用诸如“第一”和“第二”的术语提及元件时，该元件不会由此受限。它们可仅用于将元件与其他元件区分开的目的，而不会限制元件的顺序或重要性。在一些情况下，在不脱离在此阐述的权利要求的范围的情况下，第一元件可被称作第二元件。类似地，第二元件也可被称作第一元件。在此使用的术语“示例性实施例”不指相同的示例性实施例，而是被提供来强调与另一示例性实施例的特定特征或特性不同的特定特征或特性。然而，在此提供的示例性实施例被理解为能够通过彼此全部组合或部分组合来实现。例如，除非在此提供了相反或对立的描述，否则在特定的示例性实施例中描述的一个元件即使其在另一示例性实施例中没有被描述，也可被理解为与另一示例性实施例相关的描述。在此使用的术语仅用于描述示例性实施例，而非限制本公开。例如，除非上下文中另外解释，否则单数形式需被理解为包括复数形式。电子装置图1是示出电子装置系统的示例的示意性框图。参照图1，电子装置1000可将主板1010容纳在其中。主板1010可包括物理连接或电连接到主板1010的芯片相关组件1020、网络相关组件1030、其他组件1040等。这些组件可连接到以下将要描述的其他组件，以形成各种信号线1090。芯片相关组件1020可包括：存储器芯片，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存等；应用处理器芯片，诸如中央处理器(例如，中央处理单元(CPU))、图形处理器(例如，图形处理单元(GPU))、数字信号处理器、密码处理器、微处理器、微控制器等；以及逻辑芯片，诸如模拟数字转换器(ADC)、专用集成电路(ASIC)等。然而，芯片相关组件1020不限于此，而是还可包括其他类型的芯片相关组件。此外，芯片相关组件1020可彼此组合。网络相关组件1030可包括在诸如以下的协议下运行的组件：无线保真(Wi-Fi)(电气和电子工程师协会(IEEE)802.11族等)、全球微波互联接入(WiMAX)(IEEE802.16族等)、I本文档来自技高网...

【技术保护点】
1.一种半导体封装件，包括：中介层，具有彼此背对的第一表面和第二表面并包括具有多个第一布线图案和连接到所述多个第一布线图案的多个第一过孔的第一重新分布层；半导体芯片，具有：有效表面，在所述有效表面上设置有连接电极；以及无效表面，与所述有效表面背对，所述半导体芯片设置在所述中介层上以使所述无效表面面对所述中介层的所述第二表面；包封件，设置在所述中介层的所述第二表面上，所述包封件包括感光绝缘材料，并具有覆盖所述半导体芯片的所述有效表面的第一区域以及位于所述半导体芯片周围的第二区域；以及第二重新分布层，包括：第二过孔，穿过所述包封件的所述第一区域并连接到所述连接电极；导通孔，穿过所述包封件的所述第二区域并连接到所述第一重新分布层；以及第二布线图案，设置在所述包封件上并具有与所述第二过孔和所述导通孔一体的结构。

【技术特征摘要】
2017.11.30 KR 10-2017-01627061.一种半导体封装件，包括：中介层，具有彼此背对的第一表面和第二表面并包括具有多个第一布线图案和连接到所述多个第一布线图案的多个第一过孔的第一重新分布层；半导体芯片，具有：有效表面，在所述有效表面上设置有连接电极；以及无效表面，与所述有效表面背对，所述半导体芯片设置在所述中介层上以使所述无效表面面对所述中介层的所述第二表面；包封件，设置在所述中介层的所述第二表面上，所述包封件包括感光绝缘材料，并具有覆盖所述半导体芯片的所述有效表面的第一区域以及位于所述半导体芯片周围的第二区域；以及第二重新分布层，包括：第二过孔，穿过所述包封件的所述第一区域并连接到所述连接电极；导通孔，穿过所述包封件的所述第二区域并连接到所述第一重新分布层；以及第二布线图案，设置在所述包封件上并具有与所述第二过孔和所述导通孔一体的结构。2.根据权利要求1所述的半导体封装件，所述半导体封装件还包括：连接构件，所述连接构件具有设置在所述包封件上的第一表面以及与所述第一表面背对的第二表面，所述连接构件包括连接到所述第二重新分布层的第三重新分布层。3.根据权利要求2所述的半导体封装件，其中，所述第三重新分布层包括多个第三布线图案和连接到所述多个第三布线图案的多个第三过孔，并且所述多个第三过孔具有朝向所述连接构件的所述第一表面减小的宽度。4.根据权利要求1所述的半导体封装件，其中，所述第一过孔具有朝向所述中介层的所述第一表面减小的宽度。5.根据权利要求1所述的半导体封装件，其中，所述多个第一布线图案中的与所述中介层的所述第一表面相邻的第一布线图案从所述中介层突出，所述多个第一布线图案中的与所述中介层的所述第二表面相邻的第一布线图案嵌在所述中介层中。6.根据权利要求1所述的半导体封装件，其中，所述第二过孔和所述导通孔利用相同的金属形成。7.根据权利要求1所述的半导体封装件，其中，所述第二过孔的与所述半导体芯片相邻的表面的面积小于所述第二过孔的与所述连接构件相邻的表面的面积。8.根据权利要求1所述的半导体封装件，其中，所述导通孔的与所述中介层相邻的表面的面积小于所述导通孔的与所述连接构件相邻的表面的面积。9.根据权利要求1所述的半导体封装件，所述半导体封装件还包括粘合层，所述粘合层设置在所述半导体芯片的所述无效表面和所述中介层的所述第二表面之间。10.根据权利要求1所述的半导体封装件，其中，所述中介层还包括散热图案，所述散热图案设置在与所述半导体芯片对应的区域中。11.根据权利要求10所述的半导体封装件，其中，所述散热图案包括多个布线图案和多个过孔的堆叠结构。12.根...

【专利技术属性】
技术研发人员：金汉，赵银贞，沈正虎，
申请(专利权)人：三星电机株式会社，
类型：发明
国别省市：韩国,KR