芯片封装结构及其制造方法技术

本发明专利技术提供一种芯片封装结构，其包括绝缘层、图案化导电层、芯片、封装胶体、多个导电柱及连接层。图案化导电层配置于绝缘层上。芯片配置于图案化导电层上。芯片的主动表面朝向图案化导电层，且电性接合于图案化导电层。封装胶体配置于绝缘层上，并包覆芯片与图案化导电层。各导电柱贯穿封装胶体并电性连接图案化导电层，且各导电柱的其中一端面暴露于封装胶体外。连接层配置于封装胶体上，并覆盖各导电柱暴露于封装胶体外的其中一端面。连接层包括多个接垫，且接垫分别电性连接这些导电柱。另提出芯片封装结构的制造方法。上述的芯片封装结构具有较薄的厚度及较佳的可靠度。

Chip Packaging Architecture and Its Manufacturing Method

The invention provides a chip packaging structure, which comprises an insulating layer, a patterned conductive layer, a chip, a packaging colloid, a plurality of conductive columns and a connecting layer. The patterned conductive layer is arranged on the insulating layer. The chip is arranged on a patterned conductive layer. The active surface of the chip is oriented towards the patterned conductive layer, and electrically bonded to the patterned conductive layer. The encapsulation colloid is arranged on the insulating layer, and the chip and the patterned conductive layer are coated. Each conductive column penetrates the encapsulated colloid and electrically connects the patterned conductive layer, and one end face of each conductive column is exposed outside the encapsulated colloid. The connecting layer is arranged on the encapsulation colloid and covers one end surface of each conductive column exposed to the encapsulation colloid. The connecting layer comprises a plurality of pads, and the pads electrically connect the conductive columns respectively. In addition, the manufacturing method of chip packaging structure is proposed. The chip encapsulation structure has thin thickness and good reliability.

【技术实现步骤摘要】
芯片封装结构及其制造方法
本专利技术涉及一种封装结构及其制造方法，尤其涉及一种芯片封装结构及其制造方法。
技术介绍
目前，在芯片封装结构中，芯片可采用打线接合的方式与线路基板电性连接，也就是说，使导线的相对两端部分别接合于芯片的主动表面与线路基板的导电接点。然而，在进行模封步骤时，导线可能会受封装胶体所产生的模流的冲击而断裂，或者是自芯片的主动表面或线路基板的线路接点脱离。此外，在进行打线接合的步骤时，受限于芯片封装结构的尺寸大小，例如芯片的主动表面与线路基板的导电接点之间的距离，导线的弯折处的曲度也随之受限，也就是说，导线的弯折处需超出芯片的主动表面一定高度，致使无法有效地缩减用以包覆导线的封装胶体的厚度。
技术实现思路
本专利技术提供一种芯片封装结构，具有较薄的厚度及较佳的可靠度。本专利技术提供一种芯片封装结构的制造方法，能制作得到封装厚度较薄及可靠度较佳的芯片封装结构。本专利技术的芯片封装结构，其包括绝缘层、图案化导电层、芯片、封装胶体、多个导电柱及连接层。图案化导电层配置于绝缘层上。芯片配置于图案化导电层上。芯片的主动表面朝向图案化导电层，且电性接合于图案化导电层。封装胶体配置于绝缘层上，并包覆芯片与图案化导电层。这些导电柱贯穿封装胶体并电性连接图案化导电层，且各导电柱的其中一端面暴露于封装胶体外。连接层配置于封装胶体上，并覆盖各导电柱暴露于封装胶体外的其中一端面。连接层包括多个接垫，且这些接垫分别电性连接这些导电柱。在本专利技术的一实施例中，上述的封装胶体暴露出芯片的背表面，且连接层覆盖芯片的背表面。在本专利技术的一实施例中，上述的芯片封装结构更包括增层线路，配置于连接层上，并电性连接这些接垫。在本专利技术的一实施例中，上述的增层线路包括至少一介电层、多个导电通孔及至少一图案化线路层。介电层配置于连接层上。这些导电通孔贯穿介电层，并分别电性连接这些接垫。图案化线路层配置于介电层上，且电性连接这些导电通孔。在本专利技术的一实施例中，上述的芯片封装结构还包括多个焊球，配置于增层线路上，且通过增层线路分别电性连接这些接垫。本专利技术的芯片封装结构的制造方法，其包括以下步骤。提供基板。形成绝缘层于基板上，并形成图案化导电层于绝缘层上。配置芯片于图案化导电层上，并使芯片的主动表面朝向图案化导电层以电性接合于图案化导电层。形成多个导电柱于图案化导电层上，并使这些导电柱分别电性连接图案化导电层。形成封装胶体于绝缘层上，使封装胶体包覆芯片、图案化导电层以及这些导电柱，并使各导电柱的其中一端面暴露于封装胶体。移除基板。形成连接层于封装胶体上。连接层包括多个接垫，并使这些接垫分别电性连接这些导电柱。在本专利技术的一实施例中，上述的芯片封装结构的制造方法还包括形成增层线路于连接层上，并使增层线路电性连接于这些接垫。在本专利技术的一实施例中，上述的芯片封装结构的制造方法还包括形成多个焊球于增层线路上，并使这些焊球通过增层线路分别电性连接这些接垫。在本专利技术的一实施例中，上述的形成增层线路于连接层上的步骤包括以下步骤。形成至少一介电层于连接层上。形成多个导电通孔于介电层中，并使这些导电通孔分别电性连接这些接垫。形成图案化线路层于介电层上，并使图案化线路层电性连接这些导电通孔。在本专利技术的一实施例中，上述的形成这些导电柱于图案化导电层上的步骤包括以下步骤。形成光阻层于绝缘层上，并使光阻层覆盖芯片与图案化导电层。移除部分光阻层而形成多个通孔，且这些通孔暴露出图案化导电层的至少部分。分别形成这些导电柱于这些通孔内。移除光阻层。基于上述，本专利技术的芯片封装结构的制造方法系在使芯片电性接合(例如覆晶接合)于图案化线路层后，通过导电柱来电性连接图案化线路层以及相对于图案化线路层的连接层(例如中介层)。藉此，在进行模封步骤时，导电柱并不会受封装胶体所产生的模流的冲击而断裂，或者是产生位移。另一方面，封装胶体的厚度可通过控制导电柱的高度而缩减。因此，通过本专利技术的芯片封装结构的制造方法制作所得的芯片封装结构不仅具有良好的可靠度，其结构的整体厚度也能有效地被缩减。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1F是本专利技术一实施例的芯片封装结构的制造方法的局部剖面示意图；图2A是图1F的芯片封装结构单体化后的剖面示意图；图2B是图2A的芯片封装结构设有焊球的剖面示意图。附图标号说明：100、100a、100b：芯片封装结构110：基板120：绝缘层130：图案化导电层140：芯片140a：主动表面140b：背表面142：接垫150：光阻层151：通孔160：封装胶体170：导电柱172：端面180：连接层182：接垫190：增层线路191：第一介电层192：第二介电层193：第一导电通孔194：第二导电通孔195：第一图案化线路层196：第二图案化线路层210：焊球C1、C2：切割线具体实施方式图1A至图1F是本专利技术一实施例的芯片封装结构的制造方法的局部剖面示意图。请参照图1A，首先，提供基板110，例如是暂时性承载板。接着，形成绝缘层120于基板110上，其中绝缘层120例如是聚乙烯膜或聚酰亚胺膜，或者是其他适合的绝缘材料所制成的薄膜。接着，形成图案化导电层130于绝缘层120上，且绝缘层120位于图案化导电层130与基板110之间。举例来说，可通过电镀的方式在绝缘层120上的预定区域内形成导电金属层，以制作得到图案化导电层130。或者是，先形成一层铜箔于绝缘层120上，再以蚀刻的方式移除部分铜箔，以制作得到图案化导电层130。然后，配置芯片140于图案化导电层130上。进一步而言，在配置芯片140于图案化导电层130上的过程中，需使芯片140的主动表面140a朝向图案化导电层130，并通过覆晶接合的方式电性接合于图案化导电层130。举例来说，芯片140是通过主动表面140a上的接垫142电性接合于图案化导电层130。接着，请参照图1B，形成多个导电柱170于图案化导电层130上，并使这些导电柱170分别电性连接图案化导电层130。具体而言，形成这些导电柱170于图案化导电层130上可包括以下步骤。首先，先形成光阻层150于绝缘层120上，并使光阻层150覆盖芯片140与图案化导电层130。接着，移除部分光阻层150而形成多个通孔151。特别说明的是，在各通孔151未被对应的导电柱170填满前，各通孔151可暴露出图案化导电层130的至少部分。然后，例如通过电镀的方式或填入导电材的方式分别在这些通孔151内形成多个导电柱170。最后，移除所有光阻层150，如图1C所示。至此，已完成这些导电柱170的制作。另一方面，本实施例的各导电柱170例如是略高于芯片140的背表面140b，并通过研磨的方式移除各导电柱170中略高于芯片140的背表面140b的部分，以使各导电柱170的端面172与芯片140的背表面140b齐平。具体来说，于本实施例中，各导电柱170可于光阻层150尚未移除之前进行研磨，使各导电柱170与光阻层150一同研磨至预定高度后再移除光阻层150。此外，在形成多个导电柱170前，若使光阻层150背向于绝缘层120的外表面与芯片140的背表面140b齐平(即调整光阻层150的厚度)，则可省略研磨各导电柱170的步骤本文档来自技高网...

【技术保护点】
1.一种芯片封装结构，其特征在于，包括：绝缘层；图案化导电层，配置于所述绝缘层上；芯片，配置于所述图案化导电层上，其中所述芯片的主动表面朝向所述图案化导电层，且电性接合于所述图案化导电层；封装胶体，配置于所述绝缘层上，并包覆所述芯片与所述图案化导电层；多个导电柱，贯穿所述封装胶体并电性连接所述图案化导电层，且所述多个导电柱的每一个的其中一端面暴露于所述封装胶体外；以及连接层，配置于所述封装胶体上，并覆盖所述多个导电柱的每一个暴露于所述封装胶体外的其中一端面，所述连接层包括多个接垫，且所述多个接垫分别电性连接所述多个导电柱。

【技术特征摘要】
2017.11.30 TW 1061420241.一种芯片封装结构，其特征在于，包括：绝缘层；图案化导电层，配置于所述绝缘层上；芯片，配置于所述图案化导电层上，其中所述芯片的主动表面朝向所述图案化导电层，且电性接合于所述图案化导电层；封装胶体，配置于所述绝缘层上，并包覆所述芯片与所述图案化导电层；多个导电柱，贯穿所述封装胶体并电性连接所述图案化导电层，且所述多个导电柱的每一个的其中一端面暴露于所述封装胶体外；以及连接层，配置于所述封装胶体上，并覆盖所述多个导电柱的每一个暴露于所述封装胶体外的其中一端面，所述连接层包括多个接垫，且所述多个接垫分别电性连接所述多个导电柱。2.根据权利要求1所述的芯片封装结构，其特征在于，所述封装胶体暴露出所述芯片的背表面，且所述连接层覆盖所述芯片的背表面。3.根据权利要求1所述的芯片封装结构，其特征在于，还包括：增层线路，配置于所述连接层上，并电性连接所述多个接垫。4.根据权利要求3所述的芯片封装结构，其特征在于，所述增层线路包括：至少一介电层，配置于所述连接层上；多个导电通孔，贯穿所述至少一介电层，并分别电性连所述多个接垫；以及至少一图案化线路层，配置于所述至少一介电层上，且电性连接所述多个导电通孔。5.根据权利要求3所述的芯片封装结构，其特征在于，还包括：多个焊球，配置于所述增层线路上，且通过所述增层线路分别电性连接所述多个接垫。6.一种芯片封装结构的制造方法，其特征在于，包括：提供一基板；形成一绝缘层于所述基板上，并形成一图案化导电层于所述绝缘层上；配置一芯片于所述图案...

【专利技术属性】
技术研发人员：侯博凯，
申请(专利权)人：南茂科技股份有限公司，
类型：发明
国别省市：中国台湾,71