半导体器件和包括其的系统技术方案

本发明专利技术公开了一种半导体器件和包括所述半导体器件的系统，其涉及在半导体器件的探针测试期间检测有缺陷或失效部分的技术。所述半导体器件包括测试控制器，该测试控制器被配置为在测试信号的激活期间执行读取标志信号的计数，以及控制数据掩蔽信号在读取标志信号的第N激活时间被触发。所述半导体器件还包括单元阵列，该单元阵列被配置为在写入操作期间经由数据线接收和储存测试控制器的输出信号，以及在读取操作期间将所储存的数据输出到测试设备。

【技术实现步骤摘要】
半导体器件和包括其的系统相关申请的交叉引用本申请要求2017年11月28日提交的第10-2017-0160872号韩国专利申请的优先权，其公开内容通过引用整体合并于此。
本公开的实施例总体可以涉及一种半导体器件和包括其的系统，更具体地，涉及用于在半导体器件的探针测试(probetest)期间检测有缺陷或失效部分的技术。
技术介绍
随着具有更轻重量、更小尺寸和/或更低成本的半导体器件的快速发展，半导体器件已广泛应用于各种工业领域，例如电子器件、车辆和/或船舶等。半导体器件的更高可靠性和更高集成度对于包括半导体器件在内的电子设备的性能具有重要意义。电子工业已迅速发展以实现具有更高集成度和更高可靠性的半导体器件。因此，许多开发人员和公司正在对高可靠性的半导体器件和其测试方法进行深入研究。一般来说，半导体制造工艺可大致分为制造工艺和组装工艺。制造工艺可以在晶片上形成集成电路(IC)图案。在进入封装工艺之前，晶片必须进入测试过程以检测在构造晶片的半导体器件中存在或不存在有缺陷或失效的部分。组装工艺是用于封装通过制造工艺形成的基于晶片的半导体芯片(以下称为半导体器件)的工艺。目前，半导体器件的测试过程可能是耗时的，并且涉及昂贵的设备。
技术实现思路
本公开的教导针对提供一种半导体器件和包括其的系统，其基本消除了由于相关技术的限制和缺点而导致的一个或多个问题。本公开的实施例涉及用于在半导体器件的探针测试期间检测数据掩蔽线的有缺陷部分或失效部分的技术。根据本公开的一个实施例，一种半导体器件包括测试控制器，所述测试控制器被配置为在测试信号的激活期间执行读取标志信号的计数，以及控制数据掩蔽信号在所述读取标志信号的第N激活时间被触发。所述半导体器件还包括单元阵列，所述单元阵列被配置为在写入操作期间经由数据线接收和储存所述测试控制器的输出信号，以及在读取操作期间将储存的所述数据输出到测试设备。根据本公开的另一实施例，一种系统包括半导体器件，所述半导体器件被配置为在测试信号的激活期间执行读取标志信号的计数，以及经由数据线将要在所述读取标志信号的第N激活时间被触发的数据掩蔽信号传送到单元阵列。该系统还包括测试设备，所述测试设备被配置为将所述测试信号输出到所述半导体器件，以及对从所述半导体器件接收到的数据的失效部分进行测试。在一种情况下，所述半导体器件在进入并行测试模式时在所述单元阵列中执行背景写入操作。所述半导体器件还在所述并行测试模式完成时在所述测试信号的激活期间从所述单元阵列读取数据或将数据写入所述单元阵列，以及对所述数据掩蔽信号的失效部分进行测试。应理解，本公开的上述一般描述和以下详细描述都是示例性和说明性的，并且旨在为所包括的权利要求提供支持。附图说明当结合附图考虑时，通过参考以下详细说明，本公开的上述和其他的特征和优点将变得明显，其中：图1示出了根据本公开的一个实施例的包括半导体器件的系统的框图。图2示出了图1所示的测试控制器的详细框图。图3示出了图2所示的第一计数器电路的详细电路图。图4示出了对图1所示的测试控制器的操作进行说明的时序图。图5示出了对根据本公开的实施例的用于操作半导体器件的方法进行说明的流程图。具体实施方式现在将对本公开的实施例进行详细的说明，其示例在附图中示出。在可能的情况下，在附图中相同的附图标记用来表示相同或相似的部分。图1示出了根据本公开的一个实施例的包括半导体器件的系统的框图。参考图1，该系统可以包括测试设备1和半导体器件10。测试设备1可以是用于测试半导体器件10的功能的设备。例如，测试设备1可以通过测试功能来检查半导体器件10的每个数据线的有缺陷的(或失效的)部分。测试设备1可以在晶片级执行探针测试以验证半导体器件10的操作。测试设备1可以向半导体器件10施加电信号，可以分析对于所施加的电信号的响应信号，并且可以基于分析确定半导体器件10中是否存在有缺陷部分或失效部分。测试设备1可以向半导体器件10传送数据掩蔽(datamask)信号DM、命令信号CMD、测试信号TM和/或地址ADD。测试设备1还可以将数据DQ传送到半导体器件10和从半导体器件10接收数据DQ。命令信号CMD可以包括向半导体器件10传送命令所需的多个信号，例如，激活命令信号、行地址选通信号、列地址选通信号、写入使能信号、读取使能信号等。另外，地址ADD可以用于选择半导体器件10所要访问的部分，或可以用于建立半导体器件10的各种设置信息。测试信号TM可以用于建立要被用作测试目标的半导体器件10的测试模式。测试设备1可以将测试模式改变为各种模式中的任意一种，以测试半导体器件10的有缺陷部分或失效部分。在一些实施例中，数据掩蔽信号DM可能不用于半导体器件10的读取操作中，但它可以用于半导体器件10的写入操作中。可以与半导体器件10的增大的数据处理容量和数据处理速度成比例地使用数据掩蔽信号DM。在写入操作期间数据掩蔽信号DM可以在特定时间将特定的存储单元掩蔽。即，当半导体器件10中储存的数据不需要根据数据模式改变时，数据掩蔽信号DM可以防止经由数据焊盘PAD接收的输入数据的一些部分被施加到内部电路。当数据掩蔽信号DM响应于命令信号CMD中的写入命令而被激活时，半导体器件10可以防止不期望的数据的输入被非计划地写入。测试设备1可以将数据掩蔽信号DM、命令信号CMD、测试信号TM、地址ADD和数据DQ传送到半导体器件10的对应焊盘PAD。为了测试半导体器件10中的有缺陷部分或失效部分，测试设备1可以确定从半导体器件10产生的数据DQ是否正常。半导体器件10可以包括测试控制器100和单元阵列200，如图1所示。半导体器件10可以经由特定分配的焊盘PAD接收数据掩蔽信号DM、命令信号CMD、测试信号TM、地址ADD和数据DQ中的每个，可以产生内部数据，可以将内部数据传送到数据线，以及可以将内部数据储存在单元阵列200中。半导体器件10，例如动态随机存取存储器(DRAM)，可以经历测试步骤，所述测试步骤用于在晶片阶段和封装阶段中检测电路的有缺陷部分或失效部分。在若干半导体器件被设计在晶片上之后，外部测试设备1可以通过在晶片的一些区域中形成的测试图案来对从半导体器件中选择的一些半导体器件(即，用于测试的单元)进行测试。以下由测试设备1进行的测试将被称为晶片级测试。测试控制器100可以在晶片级的探针测试期间对被配置为接收数据掩蔽信号DM的数据线GIO的有缺陷部分进行检查。在写入操作期间，单元阵列200可以写入数据线GIO的数据和从测试设备1接收到的数据DQ。在读取操作期间，单元阵列200可以读取所储存的数据DQ。对于一个实施例，测试信号TM在探针测试模式期间被激活。测试信号TM例如是用于在晶片级对数据掩蔽信号DM的失效部分进行测试的信号。图2示出了图1所示的测试控制器100的示例的详细框图。参考图2，测试控制器100可以包括数据掩蔽信号(DM)缓冲器110、测试脉冲发生电路120、选择电路130和锁存电路140。DM缓冲器110可以响应于参考信号VREF对数据掩蔽信号DM进行缓冲。测试脉冲发生电路120可以响应于读取标志信号RDF和写入标志信号WTF的接收来输出计数信号OUT2。在这种情况下，读取标志信号RDF可以响应于从测试设备1本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：测试控制器，其被配置为：在测试信号的激活期间执行读取标志信号的计数，以及控制数据掩蔽信号在所述读取标志信号的第N激活时间被触发；以及单元阵列，其被配置为：在写入操作期间经由数据线接收和储存所述测试控制器的输出信号，以及在读取操作期间将储存的数据输出到测试设备。

【技术特征摘要】
2017.11.28 KR 10-2017-01608721.一种半导体器件，包括：测试控制器，其被配置为：在测试信号的激活期间执行读取标志信号的计数，以及控制数据掩蔽信号在所述读取标志信号的第N激活时间被触发；以及单元阵列，其被配置为：在写入操作期间经由数据线接收和储存所述测试控制器的输出信号，以及在读取操作期间将储存的数据输出到测试设备。2.根据权利要求1所述的半导体器件，其中，所述测试信号在探针测试模式期间被激活。3.根据权利要求1所述的半导体器件，其中，所述测试信号是用于在晶片级对所述数据掩蔽信号的失效部分进行测试的信号。4.根据权利要求1所述的半导体器件，其中，所述测试控制器包括：数据掩蔽信号缓冲器，其被配置为缓冲所述数据掩蔽信号；测试脉冲发生电路，其被配置为通过对所述读取标志信号进行计数来输出第二计数信号；以及选择电路，其被配置为在接收所述测试信号时选择所述数据掩蔽信号缓冲器的输出信号与所述测试脉冲发生电路的输出信号中的任意一个。5.根据权利要求4所述的半导体器件，还包括：锁存电路，其被配置为锁存所述选择电路的输出信号，以及将被锁存的所述输出信号输出到数据线。6.根据权利要求4所述的半导体器件，其中，所述测试脉冲发生电路包括：第一计数器电路，其被配置为通过对所述读取标志信号进行计数来输出第一计数信号；以及第二计数器电路，其被配置为通过对所述第一计数信号进行计数来输出所述第二计数信号。7.根据权利要求6所述的半导体器件，其中，所述第一计数器电路是N比特位计数器。8.根据权利要求6所述的半导体器件，其中，所述第二计数器电路是1比特位计数器。9.根据权利要求6所述的半导体器件，其中，所述第二计数器电路响应于写入标志信号而被复位。10.根据权利要求6所述的半导体器件，其中，所述第一计数器包括：多个单元计数器，其被配置为执行所述读取标志信号的N比特位计数，以及输出多个单元计数信号；计数信号组合电路，其被配置为组合所述多个单元计数信号；脉冲宽度控制电路，其被配置为响应于所述计数信号组合电路的输出信号来输出具有预定脉冲宽度的所述第一计数信号；以及第一延迟电路，其被配置为延迟所述第一计数信号，以及将被延迟的所述第一计数信号输出到所述多个单元计数器的复位端子。11.根据权利要求10所述的半导...

【专利技术属性】
技术研发人员：郑永穆，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR