半导体结构及其形成方法技术

一种半导体结构及其形成方法，其中半导体结构包括：第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；位于第一基底若干器件区和若干密封环区第一面表面的第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；位于第一基底密封环区内的第一插塞，所述第一插塞与第一导电层电连接，且第一基底的第二面暴露出所述第一插塞；位于第一基底密封环区的第二面表面的第二导电层，且所述第二导电层与所述第一插塞连接。所述半导体结构具有屏蔽、防静电效果。

Semiconductor Structure and Its Formation Method

A semiconductor structure and its forming method include: a first base, the first base comprising several device regions and several sealing ring regions, each of which is surrounded by the sealing ring region, the first base comprising a relative first and second surfaces, and the first device layer on the first surface of several device regions on the first base and several sealing ring regions. The first device layer includes a first conductive layer on the first surface of the first base sealing ring area, a first plug in the first base sealing ring area, an electrical connection between the first plug and the first conductive layer, and the first plug is exposed on the second surface of the first base, a second conductive layer on the second surface of the first base sealing ring area, and the second conductive layer is connected with the first conductive layer. The first plug connection. The semiconductor structure has shielding and antistatic effect.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在集成电路(IC，IntegratedCircuit)的制造中，制作密封环(也称作防护环，SealRing)对于半导体工艺来说是重要的一环。随着半导体技术的发展，集成电路被制成芯片的形式。在晶圆上相邻的芯片之间会存在划片槽(scribeline)，通过划片槽切割晶圆，将晶圆分成多个芯片。然而，对晶圆进行切割的过程中，易产生机械应力，所述机械应力容易对芯片造成破坏。为了防止半导体芯片受到切割工艺的损害，会在芯片(chip)和划片槽之间形成密封环结构。然而，现有的密封环结构的功能比较单一，从而切割形成的芯片性能仍较差。
技术实现思路
本专利技术解决的技术问题是提供一种半导体结构及其形成方法，使半导体结构具有屏蔽、静电防护性能。为解决上述技术问题，本专利技术实施例提供一种半导体结构，包括：第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；位于第一基底若干器件区和若干密封环区第一面表面的第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；位于第一基底密封环区内的第一插塞，所述第一插塞与第一导电层电连接，且第一基底的第二面暴露出所述第一插塞；位于第一基底密封环区的第二面表面的第二导电层，且所述第二导电层与所述第一插塞连接。可选的，还包括：第二基底，所述第二基底包括第五面；位于所述第二基底的第五面表面的第二器件层；所述第二器件层与所述第一器件层相键合。可选的，还包括：操作衬底；所述操作衬底表面与所述第一器件层相键合。可选的，所述第一器件层包括：位于第一基底第一面表面的第一介质层；位于所述第一介质层表面的所述第一导电层；位于第一基底与第一导电层之间的第二插塞。可选的，还包括：位于所述第一基底内的隔离结构，所述第一基底的第一面暴露出所述隔离结构。可选的，还包括：位于所述隔离结构表面的连接层，所述连接层包括相对的第三面和第四面，且所述第四面与隔离结构表面接触；所述第一器件层位于所述连接层表面。可选的，所述连接层的材料包括：多晶硅、单晶硅、非晶硅或金属。可选的，所述第一器件层内还具有第三插塞，所述第三插塞一端位于所述连接层的第三面表面，且所述第三插塞的另一端与所述第一导电层底部表面相接触。可选的，所述第一插塞与所述连接层的第四面接触。可选的，所述第一器件层内还包括：若干层重叠的第三导电层；位于相邻两层第三导电层之间或相邻第一导电层和第三导电层之间的第四插塞。相应的，本专利技术还提供上述任一项所述半导体结构的形成方法，包括：提供第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；在所述第一基底若干器件区和若干密封环区第一面表面形成第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；在所述第一基底密封环区内形成第一插塞，所述第一插塞与第一导电层连接，且第一基底的第二面暴露出所述第一插塞；在所述第一基底密封环区的第二面表面形成第二导电层，所述第二导电层与第一插塞连接。可选的，还包括：提供第二基底，所述第二基底包括第五面；在所述第二基底的第五面表面形成第二器件层；在形成所述第一器件层后，形成所述第一插塞前，将所述第一基底的第一器件层与第二基底的第二器件层进行键合；在将第一器件层与第二器件层进行键合后，从所述第一基底的第二面对第一基底进行减薄。可选的，形成所述第一器件层后，形成所述第一插塞前，还包括：对所述第一基底的第二面进行减薄。可选的，对所述第一基底第二面进行减薄的方法包括：提供操作衬底；将第一器件层与所述操作衬底进行键合；在将第一器件层于操作衬底进行键合之后，从所述第一基底第二面对基底进行减薄。与现有技术相比，本专利技术实施例的技术方案具有以下有益效果：本专利技术技术方案提供的半导体结构中，位于第一基底密封环区内的第一插塞，所述第一插塞与第一导电层连接，且第一基底的第二面暴露出所述第一插塞；位于第一基底密封环区的第二面表面的第二导电层，所述第二导电层与第一插塞连接。对晶圆进行切割的过程中，易产生机械应力，所述机械应力容易对芯片造成破坏。所述密封环区用于形成保护环结构，所述器件区用于形成芯片，所述保护环结构包括第一导电层和第二导电层，所述保护环结构能够减少器件区的半导体结构受到机械应力带来的损伤。所述第一插塞将位于第一基底的第一面表面的第一导电层、以及位于第一基底第二面表面的第二导电层连接起来，使第一导电层和第二导电层之间形成电连接通路。当所述第一基底第二面的第二导电层接地时，由于第一器件层的第一导电层和第二导电层之间电连接，密封环区能够屏蔽所述半导体结构受到的外界干扰。同时，由于第一基底的第一面具有第一器件层，所述第一器件层会产生静电电荷的聚集，由于第一器件层的第一导电层和第二导电层之间电连接，通过第二导电层接地，可以将第一器件层内的静电释放。综上，所述半导体结构具有屏蔽、防静电效果。附图说明图1是一种半导体结构的结构示意图；图2至图10是本专利技术一实施例的半导体结构形成方法的各步骤的结构示意图；图11至图15是本专利技术另一实施例的半导体结构形成方法的各步骤的结构示意图。具体实施方式正如
技术介绍
所述，现有的密封环结构的功能比较单一。图1是一种半导体结构的结构示意图。请参考图1，基底100，所述基底100包括若干器件区A和若干密封环区B，且每个器件区A分别由所述密封环区B包围，所述基底100包括相对的第一面101和第二面102；位于所述基底100若干器件区A和若干密封环区B第一面101表面的第一器件层110，所述第一器件层110包括位于基底100密封环区B第一面101表面的第一导电层111；位于基底100密封环区B的第二面102表面的第二导电层120。上述半导体结构中，对晶圆进行切割的过程中，易产生机械应力，所述机械应力容易对器件区A造成损伤。上述半导体结构的密封环区B包围着器件区A，能够对器件区A起到保护作用，从而防止切割晶圆产生的机械应力对器件区A产生影响。然而，上述半导体结构的正面金属接地时，即第二导电层120接地时，无法对隔离保护的器件区A起到屏蔽、防静电作用。为了解决所述技术问题，本专利技术提供一种半导体结构，包括：第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；位于第一基底若干器件区和若干密封环区第一面表面的第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；位于第一基底密封环区内的第一插塞，所述第一插塞与第一导电层电连接，且第一基底的第二面暴露出所述第一插塞；位于第一基底密封环区的第二面表面的第二导电层，且所述第二导电层与所述第一插塞连接。所述半导体结构具有屏蔽、防静电效果。为使本专利技术的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本专利技术的具体实施例做详细的说明。图2至图10是本专利技术一实施例中半导体结构形成方法各步骤的结构示意图。请参考图2，提供第一基底200，所述第一基底200包括若干器件区A和若干密封环区B、且每个器件区A分别由所述本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括:第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；位于第一基底若干器件区和若干密封环区第一面表面的第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；位于第一基底密封环区内的第一插塞，所述第一插塞与第一导电层电连接，且第一基底的第二面暴露出所述第一插塞；位于第一基底密封环区的第二面表面的第二导电层，且所述第二导电层与所述第一插塞连接。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括:第一基底，所述第一基底包括若干器件区和若干密封环区，且每个器件区分别由所述密封环区包围，所述第一基底包括相对的第一面和第二面；位于第一基底若干器件区和若干密封环区第一面表面的第一器件层，所述第一器件层包括位于第一基底密封环区第一面表面的第一导电层；位于第一基底密封环区内的第一插塞，所述第一插塞与第一导电层电连接，且第一基底的第二面暴露出所述第一插塞；位于第一基底密封环区的第二面表面的第二导电层，且所述第二导电层与所述第一插塞连接。2.如权利要求1所述的半导体结构，其特征在于，还包括：第二基底，所述第二基底包括第五面；位于所述第二基底的第五面表面的第二器件层；所述第二器件层与所述第一器件层相键合。3.如权利要求1所述的半导体结构，其特征在于，还包括：操作衬底；所述操作衬底表面与所述第一器件层相键合。4.如权利要求1所述的半导体结构，其特征在于，所述第一器件层包括：位于第一基底第一面表面的第一介质层；位于所述第一介质层表面的所述第一导电层；位于第一基底与第一导电层之间的第二插塞。5.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第一基底内的隔离结构，所述第一基底的第一面暴露出所述隔离结构。6.如权利要求5所述的半导体结构，其特征在于，还包括：位于所述隔离结构表面的连接层，所述连接层包括相对的第三面和第四面，且所述第四面与隔离结构表面接触；所述第一器件层位于所述连接层表面。7.如权利要求6所述的半导体结构，其特征在于，所述连接层的材料包括：多晶硅、单晶硅、非晶硅或金属。8.如权利要求6所述的半导体结构，其特征在于，所述第一器件层内还具有第三插塞，所述第三插塞一端位于所述连接层的第三面表面，且所述第三插塞的另一端与所述...

【专利技术属性】
技术研发人员：何延强，林宗德，黄仁德，汪旭东，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32