准原子层蚀刻方法技术

本文中的技术包括蚀刻方法，该蚀刻方法逐渐地蚀刻材料层，类似于原子层蚀刻(ALE)的单层蚀刻，但不必需包括ALE的自限制、单层作用。这样的技术可以认为是准原子层蚀刻(Q‑ALE)。本文中的技术有益于例如在软掩模打开期间的精确蚀刻应用。本文中的技术能够将给定掩模图案精确地转移到下面的层中。通过仔细地控制在其时间周期内相对于聚合物辅助蚀刻的聚合物沉积，非常薄的共形聚合物层可以被活化并用于精确地蚀刻和转移期望的图案。

Quasi-Atomic Layer Etching Method

The techniques in this paper include etching methods, which gradually etch the material layer, similar to the single layer etching of atomic layer etching (ALE), but do not necessarily include the self-limiting and single layer effect of ALE. Such a technique can be considered as quasi-atomic layer etching (Q ALE). The techniques in this paper are useful for exact etching applications such as soft mask opening. The technique in this paper can accurately transfer a given mask pattern to the underlying layer. By carefully controlling polymer deposition relative to polymer-assisted etching during its time cycle, very thin conformal polymer layers can be activated and used to precisely etch and transfer desired patterns.

【技术实现步骤摘要】
【国外来华专利技术】准原子层蚀刻方法相关申请的交叉引用本申请要求于2016年9月6日提交的题为“准原子层蚀刻方法(MethodofQuasiAtomicLayerEtching)”的美国临时专利申请第62/384,161号的权益，其通过引用整体并入本文。
技术介绍
本公开涉及半导体制造，包括蚀刻基底例如晶片。半导体行业中的集成电路(IC)的制造通常采用等离子体处理以产生和辅助从等离子体处理室内的基底除去材料以及将材料沉积至等离子体处理室内的基底所必需的表面化学。等离子体处理设备的实例包括：等离子体CVD(化学气相沉积)设备，其被配置成在基底上沉积薄膜；以及等离子体蚀刻设备，其被配置成从基底除去材料，其可以包括使用蚀刻掩模以限定除去材料的位置。通常，这样的等离子体处理系统通过使处理气体流入处理室以及将电子加热至足以支持电离碰撞的能量在真空条件下形成等离子体。此外，经加热的电子可以具有足以支持离解碰撞的能量并且，因此，选择在预定条件(例如，室压力、气体流量等)下的特定气体组以产生适合于在该室内进行的具体过程(例如，从基底除去材料的蚀刻过程或向基底添加材料的沉积过程)的大量带电物质和/或化学反应性物质。
技术实现思路
连续的节距缩放需要先进的电路设计以满足各种应用和产品要求。复杂的电路设计需要被精确地转移到器件和电路的最终产品中以正常运行。当用于图案转移时，常规的干式等离子体蚀刻在维持凹凸图案中的各种特征的CD方面存在挑战。在蚀刻期间维持CD是困难的，因为这样的蚀刻过程倾向于经受图案密度相关的蚀刻，其中反应性物质和带电物质的输送是变化的并且与微负载与纵横比相关。随着图案密度和节距缩放增加，对于用以消除孤立-密集(iso-dense)负载和图案密度效应的蚀刻方法存在强烈需求。本文中的技术包括在软掩模打开(softmaskopen)期间采用准原子层蚀刻(Q-ALE)的新蚀刻方法。掩模材料可以包括但不限于碳、SiOC、SiON和其他掩模材料。本文中的技术能够将给定掩模图案精确地转移到下面的层中。本文中的实施方案包括维持复杂掩模设计的关键特征尺寸，例如椭圆接触短轴相对长轴关键尺寸(CD)比、短条端长度和T形条弯曲曲率。本文中的Q-ALE方法通过在时间周期内仔细地控制相对于聚合物辅助蚀刻的聚合物沉积。例如，可以使用相对薄的共形聚合物层(nm厚度范围)以精确地蚀刻期望的凹凸图案并将期望的凹凸图案转移到下面的层。通过精确地控制处理时间周期、等离子体化学和处理温度，可以将关键特征转移到基于产品要求具有宽范围的CD调节能力的基底中。当然，为了清楚起见，呈现了如本文所述的不同步骤的讨论顺序。一般地，这些步骤可以以任何合适的顺序进行。另外地，尽管在本文中各个不同的特征、技术、配置等可能在本公开内容的不同地方讨论，但是其旨在各个概念可以彼此独立地执行或以彼此组合的方式执行。因此，本专利技术可以以许多不同方式来实施和考虑。注意，该
技术实现思路
部分没有详述本公开内容或所要求保护的专利技术的每个实施方案和/或新增方面。相反，该
技术实现思路
只提供了不同实施方案的初步讨论和相对于常规技术的对应新颖点。对于本专利技术和实施方案的另外的细节和/或可能的观点，读者可参阅如下进一步讨论的本公开内容的具体实施方式部分和相应附图。附图说明参考以下结合附图考虑的详细描述，本专利技术的各个实施方案的更全面理解及其许多附带优点将变得显而易见。附图不一定按比例绘制，而是将重点放在说明特征、原理和概念上。图1为示例性基底部段的截面示意图，示出了根据本文公开的实施方案的过程流程。图2为示例性基底部段的截面示意图，示出了根据本文公开的实施方案的过程流程。图3为示例性基底部段的截面示意图，示出了根据本文公开的实施方案的过程流程。图4为示例性基底部段的截面示意图，示出了根据本文公开的实施方案的过程流程。图5为示例性基底部段的截面示意图，示出了根据本文公开的实施方案的过程流程。图6为示例性基底部段的截面示意图，示出了根据本文公开的实施方案的过程流程。图7为根据本文公开的实施方案处理的基底部段的放大图像的表。图8为根据本文公开的实施方案处理的基底部段的放大图像的表。具体实施方式本文中的技术包括蚀刻方法，该蚀刻方法逐渐地蚀刻材料层，类似于原子层蚀刻(ALE)的单层蚀刻，但不必需包括ALE的自限制、单层作用。这样的技术可以被认为是准原子层蚀刻(Q-ALE)。本文中的技术有益于例如软掩模打开期间的精确蚀刻应用。本文中的技术能够将给定掩模图案精确地转移到下面的层中。通过仔细地控制在其时间周期内相对于聚合物辅助蚀刻的聚合物沉积，非常薄的共形聚合物层可以被活化并用于精确地蚀刻和转移期望的图案。本文中的准原子层蚀刻(Q-ALE)方法通过在时间周期内仔细地控制相对于聚合物辅助蚀刻的聚合物沉积。例如，可以使用相对薄的共形聚合物层(薄意指在纳米厚度范围中，例如个位数纳米)以精确地蚀刻期望的凹凸图案以及将期望的凹凸图案转移至下面的层。通过精确控制处理时间周期、等离子体化学和处理温度，可以将关键特征转移到基于产品要求具有宽范围的CD调节能力的基底中。本文中的技术包括在软掩模打开期间采用准原子层蚀刻(Q-ALE)的新蚀刻方法。这样的软掩模材料可以包括但不限于碳、SiOC、SiON和其他掩模材料。本文中的技术能够将给定掩模图案精确地转移到下面的层中。本文中的实施方案包括维持复杂掩模设计的关键特征尺寸，例如椭圆接触短轴相对长轴关键尺寸(CD)比、短条端长度和T形条弯曲曲率。在本文中的Q-ALE方法中，采用CxHyFz化学物质连同含氩和氧的化学物质以产生均匀的、薄的聚合物层。该薄的聚合物层用于蚀刻软掩模材料。共形聚合物沉积有益于维持用作蚀刻掩模的给定凹凸图案的图案保真度。通过本文中的精确的沉积-蚀刻循环，在蚀刻期间仅消耗所沉积的聚合物。在该过程达到其沉积-蚀刻平衡之后，引入的光致抗蚀剂未受影响。因此，与常规的连续波等离子体蚀刻相比，光致抗蚀剂的蚀刻选择性大大提高。对于EUV抗蚀剂，给定选择性提高至两倍至三倍，这对于大批量制造中的EUV光刻实施是重要的，因为EUV抗蚀剂通常非常薄并且可以容易地被蚀刻掉。本文中的光致抗蚀剂选择性提高还提供了可以扩展到其他常规化学增强型抗蚀剂(例如193nm抗蚀剂)的益处。通过精确控制处理时间周期、等离子体化学和处理温度，可以将关键特征转移到具有对光CD偏差可调节的蚀刻的下面的层中。该方法可以提供宽范围的CD偏差，其中可以实现正的CD增长、零CD偏差或接近引入CD的50％的CD减少(收缩)，同时仍然维持给定CD纵横比。通过使用直流叠加(DCS)技术，可以处理化学增强型抗蚀剂(CAR)光致抗蚀剂(EUV或193nm)以进一步改善其蚀刻抗性、接触边缘粗糙度(CER)、线边缘粗糙度(LER)和线宽粗糙度(LWR)。利用DCS，向上电极施加负的直流电以引起弹道电子的通量指向保持在下面的基底。DCS还可以引起将硅溅射到给定基底上。本文中的技术可以包括用于处理基底的方法。现参考图1，基底105可以被接收在处理系统中，例如等离子体处理系统。常规的等离子体处理系统是已知的。基底105具有工作表面。工作表面具有形成在下面的层113上使得部分所述下面的层未被覆盖的凹凸图案114。可以使用各种固化技术(包括直流叠加)使光致抗蚀剂的凹凸图案本文档来自技高网...

【技术保护点】
1.一种处理基底的方法，所述方法包括：接收具有工作表面的基底，所述工作表面具有形成在下面的层上使得部分所述下面的层未被覆盖的凹凸图案；执行共形膜沉积过程，所述共形膜沉积过程在所述基底上共形沉积聚合物膜，其中所述聚合物膜的厚度小于3纳米；执行活化蚀刻过程，所述活化蚀刻过程使用所述共形膜蚀刻所述下面的层，直到所述共形膜从所述下面的层的平行于所述工作表面的水平表面除去；以及使共形膜沉积和活化蚀刻循环进行的步骤，直到除去预定量的未被所述凹凸图案覆盖的所述下面的层。

【技术特征摘要】
【国外来华专利技术】2016.09.06 US 62/384,1611.一种处理基底的方法，所述方法包括：接收具有工作表面的基底，所述工作表面具有形成在下面的层上使得部分所述下面的层未被覆盖的凹凸图案；执行共形膜沉积过程，所述共形膜沉积过程在所述基底上共形沉积聚合物膜，其中所述聚合物膜的厚度小于3纳米；执行活化蚀刻过程，所述活化蚀刻过程使用所述共形膜蚀刻所述下面的层，直到所述共形膜从所述下面的层的平行于所述工作表面的水平表面除去；以及使共形膜沉积和活化蚀刻循环进行的步骤，直到除去预定量的未被所述凹凸图案覆盖的所述下面的层。2.根据权利要求1所述的方法，其中所述凹凸图案包含光致抗蚀剂材料。3.根据权利要求2所述的方法，其中所述光致抗蚀剂材料为EUV光致抗蚀剂。4.根据权利要求1所述的方法，其中所述下面的层为软掩模材料。5.根据权利要求1所述的方法，其中执行所述共形膜沉积包括将等离子体维持在第一离子能量，以及其中执行所述活化蚀刻过程包括将等离子体维持在第二离子能量，其中所述第二离子能量大于所述第一离子能量。6.根据权利要求5所述的方法，其中所述第一离子能量比足以活化蚀刻特定沉积材料以及离子结合的阈值能量低。7.根据权利要求1所述的方法，其中执行所述共形膜沉积包括使用CxFy处理气体，其中执行所述活化蚀刻过程包括停止CxFy处理气体流。8.根据权利要求1所述的方法，其中执行所述共形膜沉积过程包括使用各向同性沉积方法，其中执行所述活化蚀刻过程包括使用各向异性蚀刻方法。9.根据权利要求1所述的方法，其中执行所述活化蚀刻过程包...

【专利技术属性】
技术研发人员：红云·科特尔，安德鲁·W·梅斯，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：日本,JP