【技术实现步骤摘要】
一种沟槽栅碳化硅MOSFET器件及其制造方法
本专利技术涉及半导体器件
，尤其涉及一种沟槽栅碳化硅MOSFET(Metal-Oxide-SemiconductorField-EffectTransistor，金属-氧化物半导体场效应晶体管)器件及其制造方法。
技术介绍
碳化硅材料是一种比硅半导体材料能带间隙大的宽带隙半导体材料。也是唯一一种能够直接热氧化形成二氧化硅栅绝缘层的宽带隙半导体材料。近年来，为了制造出高击穿电压、高频率、高温环境下应用的半导体器件，已经开始采用碳化硅作为新一代半导体器件的材料。并且碳化硅材料已经在开关稳压电源、高频加热、电动汽车以及功率放大器等诸多领域取得了广泛的应用。沟槽栅MOSFET器件和平面栅MOSFET器件是半导体器件中的两个重要开关管。在同等元胞尺寸下，碳化硅沟槽栅MOSFET器件比平面栅MOSFET器件具有更低的导通电阻和更大的电流密度。然而，碳化硅沟槽栅MOSFET器件在承受电压时，电场强度最大处往往位于沟槽底部的拐角处，所以击穿点通常也在沟槽底部的拐角处。为了充分利用碳化硅材料的高击穿电场的特性，避免在碳化硅击穿之前...
【技术保护点】
1.一种沟槽栅碳化硅MOSFET器件，其特征在于，包括：碳化硅衬底；在所述碳化硅衬底上生长的N‑漂移层；位于所述N‑漂移层的两侧区域的两个P+埋区；位于所述两个P+埋区之间的N+掺杂区，其中所述N+掺杂区的厚度小于所述两个P+埋区的厚度；位于所述两个P+埋区和N+掺杂区上的P‑外延层，其中所述P‑外延层与所述N+掺杂区不接触；通过向所述P‑外延层的中间区域注入N型离子而形成的N++掺杂区，其中所述N++掺杂区的厚度小于所述P‑外延层的厚度，所述N++掺杂区的宽度大于所述N+掺杂区的宽度；通过向所述P‑外延层的未注入N型离子的两侧区域注入P型离子而形成的与所述两个P+埋区分别...
【技术特征摘要】
1.一种沟槽栅碳化硅MOSFET器件，其特征在于，包括：碳化硅衬底；在所述碳化硅衬底上生长的N-漂移层；位于所述N-漂移层的两侧区域的两个P+埋区；位于所述两个P+埋区之间的N+掺杂区，其中所述N+掺杂区的厚度小于所述两个P+埋区的厚度；位于所述两个P+埋区和N+掺杂区上的P-外延层，其中所述P-外延层与所述N+掺杂区不接触；通过向所述P-外延层的中间区域注入N型离子而形成的N++掺杂区，其中所述N++掺杂区的厚度小于所述P-外延层的厚度，所述N++掺杂区的宽度大于所述N+掺杂区的宽度；通过向所述P-外延层的未注入N型离子的两侧区域注入P型离子而形成的与所述两个P+埋区分别接触的两个P++掺杂区；通过刻蚀所述N++掺杂区的中间区域以及所述N++掺杂区下方各层级与所述N++掺杂区的中间区域相对应的区域而形成的位于所述N+掺杂区上的沟槽，其中所述沟槽的宽度小于等于所述N+掺杂区的宽度。2.根据权利要求1所述的沟槽栅碳化硅MOSFET器件，其特征在于，所述N+掺杂区的宽度等于所述两个P+埋区之间的距离。3.根据权利要求2所述的沟槽栅碳化硅MOSFET器件，其特征在于，还包括N-外延层，所述N-外延层位于由所述沟槽侧壁、P-外延层、P+埋区和N+掺杂区包围而成的区域内。4.根据权利要求1所述的沟槽栅碳化硅MOSFET器件，其特征在于，所述N+掺杂区的宽度小于所述两个P+埋区之间的距离。5.根据权利要求1所述的沟槽栅碳化硅MOSFET器件，其特征在于，还包括：至少覆盖在所述沟槽的侧壁和底部的氧化层；在被所述氧化层覆盖的所述沟槽内填充的多晶硅；位于填充有所述多晶硅的所述沟槽上的层间介质层；位于所述N++掺杂区和P++掺杂区以及层间介质层上的源极，以及位于所述碳化硅衬底下的漏极。6.一种沟槽栅碳化硅MOSFET器件的制造方法，其特征在于，包括以下步骤：在碳化硅衬底上外延生长一层N-漂移层；在所述N-漂移层上形成一层N+掺杂层；在所述N+掺杂层上外延生长一层N-外延层；向所述N+掺杂层和N-外延层的两侧区域注入P型离子，形成与所述N-漂移层接触的两个P+埋区；在所述两个P+埋区以及所述N-外延层的未注入P型离子的区域上外延生长一层P-外延层；向所述P-外延层的中间区域注入N型离子，形成N++掺杂区，其中所述N+...
【专利技术属性】
技术研发人员：赵艳黎，李诚瞻，高云斌，蒋华平，陈喜明，戴小平，
申请(专利权)人：株洲中车时代电气股份有限公司，
类型：发明
国别省市：湖南,43
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。