具有减小的串联总电阻的FinFET制造技术

使用选择性外延生长来形成异质结构的源极/漏极区域，以填充n型FinFET器件的硅鳍中的蚀刻的凹槽。

FinFET with reduced total series resistance

Selective epitaxy growth is used to form source/drain regions of heterostructures to fill etched grooves in the silicon fins of n-type FinFET devices.

【技术实现步骤摘要】
【国外来华专利技术】具有减小的串联总电阻的FinFET相关申请的引用本申请要求2016年09月13日提交的美国专利申请号15/264,519的优先权，其全部内容通过引用并入本文。
本申请一般涉及晶体管，更具体地涉及具有减小的串联总电阻的鳍形场效应晶体管。
技术介绍
在鳍形场效应(FinFET)晶体管中形成源极接触和漏极接触必须克服几个障碍。用户需要低导通电阻，这可以通过接触的重掺杂来满足。但是如此重的掺杂会使沟道缩短太多，以至于漏电成为问题。为了提供低导通电阻，通常使用选择性外延生长(SEG)在蚀刻到鳍中的凹槽中形成每个源极/漏极(S/D)接触，以便通过在鳍凹槽内产生的SEG沉积来将鳍加宽。SEG沉积偏爱某些晶面，使得SEG沉积不在凹槽内呈现平面形状的鳍，而是呈现菱形轮廓，其中轮廓的具有角度的侧面被称为琢面。琢面从鳍横向延伸，使得SEG沉积可以使相邻的鳍融合或合并。因此，对于具有小扩散长度(LOD)的设计，必须减少SEG沉积，以防止相邻FinFET之间的鳍合并，这限制了所需的导通电阻的减小。另外，不稳定的接触着陆会使最小LOD器件的琢面区域中的电阻恶化。而且，对于n型FinFET，鳍侧壁表面通常具有&l本文档来自技高网...

【技术保护点】
1.一种n型FinFET器件，包括：具有间隔器的栅极；具有与所述间隔器相邻的凹槽的硅鳍；在所述凹槽内的n型掺杂硅锗层；和覆盖所述n型掺杂硅锗层的n型掺杂硅帽层。

【技术特征摘要】
【国外来华专利技术】2016.09.13 US 15/264,5191.一种n型FinFET器件，包括：具有间隔器的栅极；具有与所述间隔器相邻的凹槽的硅鳍；在所述凹槽内的n型掺杂硅锗层；和覆盖所述n型掺杂硅锗层的n型掺杂硅帽层。2.根据权利要求1所述的n型FinFET器件，其中所述凹槽具有与所述间隔器的侧边缘对齐的侧边缘。3.根据权利要求1所述的n型FinFET器件，其中所述凹槽具有底切所述间隔器的侧边缘的侧边缘。4.根据权利要求1所述的n型FinFET器件，还包括与所述硅鳍相邻的浅沟槽隔离区域。5.根据权利要求1所述的n型FinFET器件，还包括在所述硅鳍下方的掩埋氧化物区域。6.根据权利要求1所述的n型FinFET器件，还包括：对所述凹槽加衬的硅缓冲层，其中所述n型掺杂硅锗层位于所述硅缓冲层和所述n型掺杂硅帽层之间。7.根据权利要求6所述的n型FinFET器件，其中所述硅缓冲层、所述n型掺杂硅锗层和所述n型掺杂硅帽层都是选择性外延生长层。8.根据权利要求6所述的n型FinFET器件，其中所述n型掺杂硅帽层掺杂有砷和磷，并且其中所述n型掺杂硅锗层掺杂有磷。9.根据权利要求8所述的n型FinFET器件，其中所述n型掺杂硅锗层中的所述磷掺杂是离子注入，所述离子注入具有在所述n型掺杂的掺杂硅锗层内达到峰值的预期范围，所述峰值与所述n型掺杂硅锗层和所述n型掺杂硅帽层之间的界面相邻。10.根据权利要求8所述的n型FinFET晶体管，其中所述n型掺杂硅帽层中的所述砷掺杂是离子注入，所述离子注入具有在所述nn型掺杂硅帽层内达到峰值的预期范围。11.根据权利要求8所述的n型FinFET器件，其中所述n型掺杂硅帽层中的所述磷掺杂是原位磷掺杂。12.根据权利要求1所述的n型FinFET器件，其中所述凹槽具有圆形的底部。13.根据权利要求1所述的n型FinFET器件，其中所述n型掺杂硅帽层的n型掺杂剂浓度大于所述n型掺杂硅锗层的n型掺杂剂的浓度。14.根据权利要求1所述的...

【专利技术属性】
技术研发人员：U·卢，S·埃克博特，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：美国,US