一种半导体器件的形成方法及半导体器件技术

本申请实施例公开了一种半导体器件的形成方法及半导体器件，其中，所述方法包括：通过刻蚀在预设衬底上沉积的介质层和绝缘层，形成第一通道；在所述第一通道内形成具有第一预设厚度的高压栅氧化层；刻蚀掉所述绝缘层；在与刻蚀掉所述绝缘层的位置对应的区域，形成具有第二预设厚度的低压栅氧化层，其中，所述第二预设厚度小于所述第一预设厚度；在所述高压栅氧化层之上形成栅极，在所述低压栅氧化层之下分别形成源极和漏极。

A Formation Method of Semiconductor Devices and Semiconductor Devices

The embodiment of the present application discloses a method for forming a semiconductor device and a semiconductor device, in which the method includes: forming a first channel by etching a dielectric layer and an insulating layer deposited on a preset substrate; forming a high voltage gate oxide layer with a first preset thickness in the first channel; etching the insulating layer; and corresponding to the position of etching the insulating layer. A low voltage gate oxide layer with a second preset thickness is formed in an area where the second preset thickness is less than the first preset thickness; a gate is formed above the high voltage gate oxide layer, and a source and a drain are formed under the low voltage gate oxide layer, respectively.

【技术实现步骤摘要】
一种半导体器件的形成方法及半导体器件
本申请实施例涉及半导体
，涉及但不限于一种半导体器件的形成方法及半导体器件。
技术介绍
在当前集成电路中，经常会出现超高压(UltraHighVoltage，UHV)器件和低压(LowVoltage，LV)器件集成在一起，以充分发挥LV器件速度快，UHV器件耐压高的优势，从而实现电路的高性能工作。为了获得更高速度和更好性能的LV器件，工艺上一般采用镍硅(NiSi)或钴硅(CoSi)工艺，利用NiSi或者CoSi更低的接触电阻，来提高器件性能。并且，在当前工艺中，一般会采用加光掩模板的方式来提前减薄UHV器件源极或漏极(Source/Drain，S/D)上氧化层的厚度。但是，额外加光掩模板和刻蚀工艺，会使得工艺成本增加；并且，在器件的有源区利用加光掩模板和干法刻蚀，容易产生等离子体损伤(PlasmaInducedDamage，PID)，从而出现漏电和可靠性的问题。
技术实现思路
有鉴于此，本申请实施例提供一种半导体器件的形成方法及半导体器件，所述方法能够避免额外的加光掩模板和刻蚀工艺，并使得形成的半导体器件具有高的漏源击穿电压。本申请实施例的技术方案是这样实现的：第一方面，本申请实施例提供一种半导体器件的形成方法，所述方法包括：通过刻蚀在预设衬底上沉积的介质层和绝缘层，形成第一通道；在所述第一通道内形成具有第一预设厚度的高压栅氧化层；刻蚀掉所述绝缘层；在与刻蚀掉所述绝缘层的位置对应的区域，形成具有第二预设厚度的低压栅氧化层，其中，所述第二预设厚度小于所述第一预设厚度；在所述高压栅氧化层之上形成栅极，在所述低压栅氧化层之下分别形成源极和漏极。在其他实施例中，在刻蚀掉所述绝缘层之前，所述方法还包括：在所述介质层的侧壁，沿所述第一通道的延伸方向形成浅沟道隔离层；在所述浅沟道隔离层与所述高压栅氧化层之间形成第二通道。在其他实施例中，所述在与刻蚀掉所述绝缘层的位置对应的区域，形成具有第二预设厚度的低压栅氧化层，包括：通过位于所述第二通道的底部，且位于所述浅沟道隔离层与所述高压栅氧化层之间的所述预设衬底上形成所述低压栅氧化层。在其他实施例中，所述在所述高压栅氧化层之上形成栅极，包括：在所述高压栅氧化层之上沉积多晶硅层，通过对所述多晶硅层进行刻蚀，形成所述栅极；其中，所述多晶硅层的横截面面积小于或者等于所述高压栅氧化层的横截面面积。在其他实施例中，所述方法还包括：对所述预设衬底进行第一离子掺杂，形成掺杂区；对应地，所述在所述低压栅氧化层之下分别形成源极和漏极，包括：对位于第一低压栅氧化层之下的所述掺杂区的第一区域，进行第二离子掺杂，形成所述源极；对位于第二低压栅氧化层之下的所述掺杂区的第二区域，进行第二离子掺杂，形成所述漏极；其中，所述第一低压栅氧化层靠近所述高压栅氧化层的第一端，所述第二低压栅氧化层靠近所述高压栅氧化层的第二端。在其他实施例中，在所述高压栅氧化层之上形成栅极，在所述低压栅氧化层之下分别形成源极和漏极之后，所述方法还包括：刻蚀所述源极和所述漏极之上的所述低压栅氧化层；在所述栅极、所述源极和所述漏极的表面分别沉积栅极接触层、源极接触层和漏极接触层。第二方面，本申请实施例提供一种半导体器件，所述半导体器件包括：预设衬底；通过刻蚀沉积在所述预设衬底之上的介质层和绝缘层，形成的第一通道，在所述第一通道内形成的具有第一预设厚度的高压栅氧化层；在与刻蚀掉所述绝缘层的位置对应的区域，所形成的具有第二预设厚度的低压栅氧化层，其中，所述第二预设厚度小于所述第一预设厚度；在所述高压栅氧化层之上所形成的栅极，在所述低压栅氧化层之下分别形成的源极和漏极。在其他实施例中，所述半导体器件还包括：在所述介质层的侧壁，沿所述第一通道的延伸方向所形成的浅沟道隔离层；在所述浅沟道隔离层与所述高压栅氧化层之间所形成的第二通道。在其他实施例中，所述半导体器件还包括：对所述预设衬底进行第一离子掺杂，所形成的掺杂区；对应地，所述源极，为对位于第一低压栅氧化层之下的所述掺杂区的第一区域，进行第二离子掺杂所得到的；所述漏极，为对位于第二低压栅氧化层之下的所述掺杂区的第二区域，进行第二离子掺杂所得到的。在其他实施例中，所述半导体器件还包括：在所述栅极、所述源极和所述漏极的表面，分别沉积形成的栅极接触层、源极接触层和漏极接触层。本申请实施例提供一种半导体器件的形成方法及半导体器件，其中，所述方法包括：通过刻蚀在预设衬底上沉积的介质层和绝缘层，形成第一通道；所述第一通道内形成具有第一预设厚度的高压栅氧化层；刻蚀掉所述绝缘层；在与刻蚀掉所述绝缘层对应区域，形成具有第二预设厚度的低压栅氧化层，其中，所述第二预设厚度小于所述第一预设厚度；在所述高压栅氧化层之上形成栅极，在所述低压栅氧化层之下分别形成源极和漏极。这样，由于所述低压栅氧化层的第二预设厚度小于所述高压栅氧化层的第一预设厚度，因此，可以不用再多一个关于减薄UHV器件S/D上氧化层的厚度的步骤，即不需要额外的加光掩模板和刻蚀工艺；并进一步可以避免产生PID，从而出现漏电和可靠性的问题。附图说明在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。图1A为相关技术中减薄UHV器件S/D上氧化层的厚度之前的器件结构图；图1B为相关技术中减薄UHV器件S/D上氧化层的厚度之后的器件结构图；图2为本申请实施例所提供的半导体器件的形成方法的实现流程示意图；图3A为本申请实施例所提供的半导体器件形成第一通道的过程示意图；图3B为本申请实施例所提供的半导体器件形成HVGOX的过程示意图；图3C为本申请实施例所提供的半导体器件刻蚀掉绝缘层的过程示意图；图3D为本申请实施例所提供的半导体器件形成LVGOX的过程示意图；图3E为本申请实施例所提供的半导体器件形成栅极、源极和漏极的过程示意图；图4为本申请实施例所提供的半导体器件的形成方法的实现流程示意图；图5A为本申请实施例所提供的半导体器件形成掺杂区的实现流程示意图；图5B为本申请实施例所提供的半导体器件在预设衬底上沉积介质层和绝缘层的实现流程示意图；图5C为本申请实施例所提供的半导体器件形成第一通道的实现流程示意图；图5D为本申请实施例所提供的半导体器件形成HVGOX的过程示意图；图5E为本申请实施例所提供的半导体器件形成STI层的过程示意图；图5F为本申请实施例所提供的半导体器件刻蚀掉所述绝缘层的过程示意图；图5G为本申请实施例所提供的半导体器件形成LVGOX的过程示意图；图5H为本申请实施例所提供的半导体器件形成栅极的过程示意图；图5I为本申请实施例所提供的半导体器件形成源极和漏极的过程示意图；图5J为本申请实施例所提供的半导体器件形成刻蚀区域的过程示意图；图5K为本申请实施例所提供的半导体器件形成栅极接触层、源极接触层和漏极接触层的过程示意图；图5L为本申请实施例所提供的半导体器件形成中间介质层和接触孔的过程示意图；图6为本申请实施例所提供的半导体器件的结构示意图；图7A为本申请实施例所提供的半导体器件的布局图；图7B本申请实施例所提供的半导体器件的结构示意图。具体实施本文档来自技高网...

【技术保护点】
1.一种半导体器件的形成方法，其特征在于，所述方法包括：通过刻蚀在预设衬底上沉积的介质层和绝缘层，形成第一通道；在所述第一通道内形成具有第一预设厚度的高压栅氧化层；刻蚀掉所述绝缘层；在与刻蚀掉所述绝缘层的位置对应的区域，形成具有第二预设厚度的低压栅氧化层，其中，所述第二预设厚度小于所述第一预设厚度；在所述高压栅氧化层之上形成栅极，在所述低压栅氧化层之下分别形成源极和漏极。

【技术特征摘要】
1.一种半导体器件的形成方法，其特征在于，所述方法包括：通过刻蚀在预设衬底上沉积的介质层和绝缘层，形成第一通道；在所述第一通道内形成具有第一预设厚度的高压栅氧化层；刻蚀掉所述绝缘层；在与刻蚀掉所述绝缘层的位置对应的区域，形成具有第二预设厚度的低压栅氧化层，其中，所述第二预设厚度小于所述第一预设厚度；在所述高压栅氧化层之上形成栅极，在所述低压栅氧化层之下分别形成源极和漏极。2.根据权利要求1所述的方法，其特征在于，在刻蚀掉所述绝缘层之前，所述方法还包括：在所述介质层的侧壁，沿所述第一通道的延伸方向形成浅沟道隔离层；在所述浅沟道隔离层与所述高压栅氧化层之间形成第二通道。3.根据权利要求2所述的方法，其特征在于，所述在与刻蚀掉所述绝缘层的位置对应的区域，形成具有第二预设厚度的低压栅氧化层，包括：通过位于所述第二通道的底部，且位于所述浅沟道隔离层与所述高压栅氧化层之间的所述预设衬底上形成所述低压栅氧化层。4.根据权利要求1所述的方法，其特征在于，所述在所述高压栅氧化层之上形成栅极，包括：在所述高压栅氧化层之上沉积多晶硅层，通过对所述多晶硅层进行刻蚀，形成所述栅极；其中，所述多晶硅层的横截面面积小于或者等于所述高压栅氧化层的横截面面积。5.根据权利要求1所述的方法，其特征在于，所述方法还包括：对所述预设衬底进行第一离子掺杂，形成掺杂区；对应地，所述在所述低压栅氧化层之下分别形成源极和漏极，包括：对位于第一低压栅氧化层之下的所述掺杂区的第一区域，进行第二离子掺杂，形成所述源极；对位于第二低压栅氧化层之下的所述掺杂区的第二区域，进行第二离子掺杂，形成所述漏极；其中，所述...

【专利技术属性】
技术研发人员：田武，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42