一种高维持电压NLDMOS及其制作方法技术

本发明专利技术提供一种高维持电压NLDMOS，包括：高压P阱和位于其两侧的第一、第二N漂移区；形成于高压P阱中、第一、第二N漂移区之间的P型阻挡层；在第一、第二N漂移区中分别形成的N+注入区分别作为源极和漏极；浅沟道隔离区，其位于第二N漂移区靠近源极的区域并与漏极相衔接；在源极与浅沟道隔离区间的上方形成的栅极。本发明专利技术在NLDMOS的栅极下方的高压P阱中通过离子注入加入具有较高浓度的P型阻挡层,该P型阻挡层增加了位于衬底较浅处横向寄生NPN三极管的基区浓度，降低了横向寄生NPN三极管的电流增益，从而降低了NLDMOS的寄生NPN的电流增益，抑制高压NLDMOS的强回滞效应，提升其维持电压。

A High Maintenance Voltage NLDMOS and Its Fabrication Method

The invention provides a high maintenance voltage NLDMOS, which includes: a high voltage P well and the first and second N drift zones on both sides of the high voltage P well; a P-type barrier layer formed between the first and second N drift zones in the high voltage P well; a N+injection zone formed in the first and second N drift zones respectively as the source and drain poles; a shallow channel isolation zone, which is located in the area near the source pole and is associated with the second N drift zone. The drain phase is connected; the grid formed above the isolation zone between the source and the shallow channel. The P-type barrier layer with higher concentration is added into the high voltage P-well below the gate of NLDMOS by ion implantation. The P-type barrier layer increases the base concentration of the transversely parasitic NPN transistor located at the shallower substrates, reduces the current gain of the transversely parasitic NPN transistor, reduces the current gain of the parasitic NPN of NLDMOS, suppresses the strong hysteresis effect of the high voltage NLDMOS, and enhances its dimension. Holding voltage.

【技术实现步骤摘要】
一种高维持电压NLDMOS及其制作方法
本专利技术涉及一种半导体器件及其制作方法，特别是涉及一种高维持电压NLDMOS及其制作方法。
技术介绍
高压电路的防静电保护设计一直是一个技术难题，这是因为构成高压电路的核心：高压器件(例如LDMOS)本身不像普通的低压器件适用于防静电保护设计，高压器件往往因为其本身器件结构而表现出强回滞效应特性，即发生回滞效应时的维持电压远低于触发电压，甚至远低于工作电压，容易触发闩锁效应。图1为现有技术中的高压工艺平台43VNLDMOS的回滞效应曲线图，如图1所示，该高压器件NLDMOS的触发电压为72.4V,而维持电压仅为10.2V,远低于该高压NLDMOS的工作电压43V。针对高压NLDMOS强回滞效应导致的维持电压过低的这一严重缺陷，业界一直没有找到一种很好的解决办法，本专利技术则尝试在理解其强回滞效应的物理机制的基础上找到一种改善办法。图2a和图2b分别为现有技术中的高压NLDMOS和现有技术中的低压NMOS的器件结构图，图2a中包括：高压P阱01，位于该高压P阱01两侧的第一N漂移区02、第二N漂移区021，分别位于第一、第二N漂移区021上的源本文档来自技高网...

【技术保护点】
1.一种高维持电压NLDMOS，其特征在于，至少包括：高压P阱；位于所述高压P阱两侧的第一N漂移区和第二N漂移区；形成于所述高压P阱中、第一N漂移区和第二N漂移区之间的P型阻挡层；在所述第一N漂移区和第二N漂移区中分别形成的N+注入区；所述第一N漂移区中的N+注入区作为源极；所述第二N漂移区中的N+注入区作为漏极；在所述第二N漂移区中形成的浅沟道隔离区，该浅沟道隔离区位于该第二N漂移区靠近所述源极的区域，并且与所述漏极相衔接；在所述源极与所述浅沟道隔离区之间的上方形成的栅极。

【技术特征摘要】
1.一种高维持电压NLDMOS，其特征在于，至少包括：高压P阱；位于所述高压P阱两侧的第一N漂移区和第二N漂移区；形成于所述高压P阱中、第一N漂移区和第二N漂移区之间的P型阻挡层；在所述第一N漂移区和第二N漂移区中分别形成的N+注入区；所述第一N漂移区中的N+注入区作为源极；所述第二N漂移区中的N+注入区作为漏极；在所述第二N漂移区中形成的浅沟道隔离区，该浅沟道隔离区位于该第二N漂移区靠近所述源极的区域，并且与所述漏极相衔接；在所述源极与所述浅沟道隔离区之间的上方形成的栅极。2.根据权利要求1所述的高维持电压NLDMOS，其特征在于：所述第一N漂移区、高压P阱、第二N漂移区构成纵向寄生NPN管；所述第一N漂移区构成该纵向寄生NPN管的发射极，所述高压P阱构成该纵向寄生NPN管的基极，而所述第二漂移区构成该纵向寄生NPN管的集电极。3.根据权利要求1所述的高维持电压NLDMOS，其特征在于：所述第一N漂移区、所述P型阻挡层、所述高压P阱、第二N漂移区构成横向寄生NPN管，所述第一N漂移区构成该横向寄生NPN管的发射极，所述P型阻挡层和所述高压P阱构成该横向寄生NPN三极管的基极，所述第二漂移区构成该横向寄生NPN管的集电极。4.根据权利要求1所述的高维持电压NLDMOS，其特征在于：该高维持电压NLDMOS设置于ESD保护电路中，所述ESD保护电路还包括：ESD保护器件、高压输入输出端，所述高压输入输出端连接有内部电路；所述ESD保护器件与所述高维持电压NLDMOS共同连接于所述高压输入输出端。5.根据权利要求4所述的高维持电压NLDMOS，其特征在于：所述ESD保护器件还连接有电源，所述高维持电压NLDMOS接地。6.根据权利要求1所述的高维持电压NLDMOS，其特征在于：该高维持电压NLDMOS设置于电源对地的保护电路中，所述保护电路还包括电源，所述电源连接于所述高维持电压NLDMOS的一端，所述高维持电压NLDMOS的另一端接地。7.根据权利要求1所述的高维...

【专利技术属性】
技术研发人员：朱天志，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31