半导体装置及半导体装置的制造方法制造方法及图纸

本发明专利技术提供一种反向阻断半导体装置及其制造方法，能够通过简单的结构使制造工序的生产率提高，并通过肖特基结确保反向耐压。提供一种半导体装置，其包含：具有表面及所述表面的相反侧的背面、以及端面的第一导电型的半导体层；在所述半导体层的表面部形成的MIS晶体管构造；在所述半导体层的所述背面与所述半导体层的一部分形成肖特基结的第一电极；以及在形成有所述MIS晶体管构造的有源区域的周围区域以沿所述半导体层从所述表面到达所述背面的方式形成，并由具有比所述半导体层高的电阻的高电阻区域或第二导电型的杂质区域构成的电场缓和区域。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置及半导体装置的制造方法
本专利技术涉及半导体装置及其制造方法，具体涉及在半导体层的背面形成有肖特基结的反向阻断半导体装置及其制造方法。
技术介绍
现有技术中公知有使用MOSFET、IGBT的双向开关。双向开关例如在矩阵变换器电路、中点钳位中使用。关于用作双向开关的器件，例如在专利文献1公开了一种反向阻断IGBT，该反向阻断IGBT包含：由n型半导体衬底构成的漂移层、在漂移层的一面侧形成的p型基极区域、p型基极区域的表层的n型发射极区域、被n型发射极区域和漂移层的表面夹持的p型基极区域的表面上的栅极氧化膜、栅极氧化膜上的栅电极、包含在漂移层的有源区域的外周形成的FLR的终端区域、在漂移层的另一面侧形成的p型集电极层、以及在FLR的外周从漂移层的一面侧贯穿漂移层而与p型集电极层相接的分离区域。另外，关于IGBT以外的反向阻断器件，例如专利文献2公开了一种反向阻断MOSFET，该反向阻断MOSFET具备：由SiC构成的n－型漂移层、在n－型漂移层的一方的主面侧形成的p+型基板、贯通p+型基板而到达n－型漂移层的多个背面沟槽、以及在多个背面沟槽的底部与n－型漂移层形成肖特基结的钛电极。现有技术文献专利文献专利文献1:日本特开2016－4930号公报专利文献2:日本特开2012－174831号公报
技术实现思路
专利技术所要解决的课题如上所述，关于反向阻断器件提出了多种专利技术方案。基于该
技术介绍
，本专利技术提供一种反向阻断半导体装置及其制造方法，能够获得简单的结构并且提高制造工序的生产率，并利用肖特基结确保反向耐压。用于解决课题的方案本专利技术的一实施方式的半导体装置包含：第一导电型的半导体层，其具有表面及所述表面的相反侧的背面、以及端面；电路元件，其形成在所述半导体层的表面部；第一电极，其在所述半导体层的所述背面与所述半导体层接合；以及电场缓和区域，其在形成有所述电路元件的有源区域的周围区域形成为沿所述半导体层从所述表面到达所述背面，且由具有比所述半导体层高的电阻的高电阻区域或第二导电型的杂质区域构成。根据该结构，当向电路元件(例如、MIS晶体管构造等)施加有反向电压时，能够利用半导体层与第一电极之间的肖特基结的肖特基壁垒来阻止在半导体层的内部流通于厚度方向的电流。此外，在电路元件的周围形成有电场缓和区域。由此，即使在反向电压施加时耗尽层向半导体层的端面(芯片端面)扩展，也能够利用电场缓和区域来阻挡该耗尽层，并防止耗尽层到达端面。其结果是，能够缓和半导体层的端面附近的电场强度。因此，即使因切片而在半导体层的端面存在缺陷区域，也能够防止在该缺陷区域因电子空穴对的生成而流通漏电流。其结果是，本专利技术的半导体装置能够确保良好的反向耐压，因此能够良好地用作双向开关用的反向阻断MISFET。本专利技术的一实施方式的半导体装置利用本专利技术的一实施方式的半导体装置的制造方法进行制造，该方法例如包含：在衬底上形成第一导电型的半导体层的工序；在所述半导体层的与所述衬底相反侧的表面部形成电路元件的工序；形成电场缓和区域的工序，该电场缓和区域在形成所述电路元件的有源区域的周围区域以从所述半导体层的所述表面到达所述表面的相反侧的背面的方式由具有比所述半导体层高的电阻的高电阻区域或第二导电型的杂质区域构成；通过除去所述衬底而使所述半导体层的所述背面露出的工序；以及在所述半导体层的所述背面形成与所述半导体层接合的第一电极的工序。根据该方法，半导体层以越至衬底上的稳定的状态形成电场缓和区域。即，在衬底除去后的薄晶圆状态下不必形成电场缓和区域，能够防止晶圆因处理失误而断裂等。进而，作为除去衬底而使晶圆薄化后的工序，也能够仅限于第一电极的形成工序，因此能够减少薄化后的晶圆的处理次数，能够减少处理失误的概率。其结果是，能够降低不良品的发生概率，因此能够提高制造工序的生产率。另外，当在半导体层的表面部制作电路元件时，能够与此并行地通过从半导体层的表面侧的处理来形成电场缓和区域。因此，与在电路元件的制作后形成电场缓和区域的情况相比，能够使与对电路元件的各要素产生影响的因素(温度、使用化学制剂/装置等)有关的限制缓和。其结果是，能够实现制造工序的高效化。在本专利技术的一实施方式的半导体装置中，可以是，所述半导体层为SiC，且所述电场缓和区域是具有1×1014cm－3～1×1022cm－3的晶体缺陷浓度的高电阻区域。在本专利技术的一实施方式的半导体装置中，可以是，所述半导体层为SiC，且所述电场缓和区域是具有1×1018cm－3～1×1022cm－3的杂质浓度的第二导电型的杂质区域。在本专利技术的一实施方式的半导体装置中，可以是，所述电场缓和区域形成为从所述半导体层的所述端面向内侧隔开间隔且包围所述有源区域。在本专利技术的一实施方式的半导体装置中，可以是，所述半导体层在所述电场缓和区域和所述半导体层的所述端面之间包含第一导电型的周围杂质区域，所述第一电极在所述半导体层的所述背面与所述周围杂质区域相接，所述半导体装置包含辅助电极，该辅助电极在所述半导体层的所述表面与所述周围杂质区域想接并与所述第一电极电连接。根据该结构，周围杂质区域的电位从半导体层的表面到背面固定于同电位。由此，能够使电场难以作用于周围杂质区域，能够进一步缓和半导体层的端面附近的电场强度。在本专利技术的一实施方式的半导体装置中，可以是，所述辅助电极形成为跨越所述电场缓和区域与所述周围杂质区域的边界部，并与所述电场缓和区域及所述周围杂质区域双方相接。在本专利技术的一实施方式的半导体装置中，所述电场缓和区域形成为到达所述半导体层的所述端面。在本专利技术的一实施方式的半导体装置中，所述第一电极在所述半导体层的所述背面与所述电场缓和区域相接，所述半导体装置包含辅助电极，该辅助电极在所述半导体层的所述表面与所述电场缓和区域相接并与所述第一电极电连接。根据该结构，电场缓和区域的电位从半导体层的表面到背面固定于同电位。由此，能够使电场难以作用于电场缓和区域，因此能够进一步缓和半导体层的端面附近的电场强度。在本专利技术的一实施方式的半导体装置中，可以是，所述半导体层的所述周围区域包含所述半导体层的所述表面平坦的平坦部，所述电场缓和区域形成为从所述平坦部的所述半导体层的所述表面到达所述背面。在本专利技术的一实施方式的半导体装置中，可以是，在所述半导体层的所述周围区域进一步包含从所述表面形成的凹部，沿着所述凹部的内表面形成有所述电场缓和区域，且所述电场缓和区域的底部在所述半导体层的所述背面露出。在本专利技术的一实施方式的半导体装置中，可以是，进一步包含第二电场缓和区域，该第二电场缓和区域形成在所述半导体层的背面部，并由具有比所述半导体层高的电阻的高电阻区域或第二导电型的杂质区域构成。根据该结构，能够缓和半导体层与第一电极之间的肖特基界面的电场。由此，即使作为第一电极采用功函数比较小的金属也能够降低反向泄漏电流，因此能够通过使用该金属而确保低导通电阻。在本专利技术的一实施方式的半导体装置中，可以是，所述第二电场缓和区域形成为在所述半导体层的所述背面露出，所述第一电极在所述半导体层的所述背面与所述第二电场缓和区域相接。在本专利技术的一实施方式的半导体装置中，可以是，当从所述背面侧观察所述半导体层时，以分散的矩阵状排列有多个所述第二电场缓和区域。在本专利技术的一实施方式本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包含：第一导电型的半导体层，其具有表面及所述表面的相反侧的背面、以及端面；电路元件，其形成在所述半导体层的表面部；第一电极，其在所述半导体层的所述背面与所述半导体层接合；以及电场缓和区域，其在形成有所述电路元件的有源区域的周围区域形成为沿所述半导体层从所述表面到达所述背面，且由具有比所述半导体层高的电阻的高电阻区域或第二导电型的杂质区域构成。

【技术特征摘要】
【国外来华专利技术】2016.08.19 JP 2016-1614871.一种半导体装置，其特征在于，包含：第一导电型的半导体层，其具有表面及所述表面的相反侧的背面、以及端面；电路元件，其形成在所述半导体层的表面部；第一电极，其在所述半导体层的所述背面与所述半导体层接合；以及电场缓和区域，其在形成有所述电路元件的有源区域的周围区域形成为沿所述半导体层从所述表面到达所述背面，且由具有比所述半导体层高的电阻的高电阻区域或第二导电型的杂质区域构成。2.根据权利要求1所述的半导体装置，其特征在于，所述半导体层为SiC，且所述电场缓和区域是具有1×1014cm－3～1×1022cm－3的晶体缺陷浓度的高电阻区域。3.根据权利要求1所述的半导体装置，其特征在于，所述半导体层为SiC，且所述电场缓和区域是具有1×1018cm－3～1×1022cm－3的杂质浓度的第二导电型的杂质区域。4.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述电场缓和区域形成为从所述半导体层的所述端面向内侧隔开间隔且包围所述有源区域。5.根据权利要求4所述的半导体装置，其特征在于，所述半导体层在所述电场缓和区域和所述半导体层的所述端面之间包含第一导电型的周围杂质区域，所述第一电极在所述半导体层的所述背面与所述周围杂质区域相接，所述半导体装置包含辅助电极，该辅助电极在所述半导体层的所述表面与所述周围杂质区域想接并与所述第一电极电连接。6.根据权利要求5所述的半导体装置，其特征在于，所述辅助电极形成为跨越所述电场缓和区域与所述周围杂质区域的边界部，并与所述电场缓和区域及所述周围杂质区域双方相接。7.根据权利要求1～3中任一项所述的半导体装置，其特征在于，所述电场缓和区域形成为到达所述半导体层的所述端面。8.根据权利要求7所述的半导体装置，其特征在于，所述第一电极在所述半导体层的所述背面与所述电场缓和区域相接，所述半导体装置包含辅助电极，该辅助电极在所述半导体层的所述表面与所述电场缓和区域相接并与所述第一电极电连接。9.根据权利要求1～7中任一项所述的半导体装置，其特征在于，所述第一电极与所述电场缓和区域相接并且与所述半导体层的一部分形成肖特基结，在所述半导体层的表面部形成有作为所述电路元件的MIS晶体管构造。10.根据权利要求1～9中任一项所述的半导体装置，其特征在于，所述半导体层的所述周围区域包含所述半导体层的所述表面平坦的平坦部，所述电场缓和区域形成为从所述平坦部的所述半导体层的所述表面到达所述背面。11.根据权利要求1～9中任一项所述的半导体装置，其特征在于，在所述半导体层的所述周围区域进一步包含从所述表面形成的凹部，沿着所述凹部的内表面形成有所述电场缓和区域，且所述电场缓和区域的底部在所述半导体层的所述背面露出。12.根据权利要求1～11中任一项所述的半导体装置，其特征在于，进一步包含第二电场缓和区域，该第二电场缓和区域形成在所述半导体层的背面部，并由具有比所述半导体层高的电阻的高电阻区域或第二导电型的杂质区域构成。13.根据权利要求12所述的半导体装置，其特征在于，所述第二电场缓和区域形成为在所述半导体层的所述背面露出，所述第一电极在所述半导体层的所述背面与所述第二电场缓和区域相接。14.根据权利要求12或13所述的半导体装置，其特征在于，当从所述背面侧观察所述半导体层时，以分散的矩阵状排列有多个所述第二电场缓和区域。15.根据权利要求12或13所述的半导体装置，其特征在于，当从所述背面侧观察所述半导体层时，以条纹状排列有多个所述第二电场缓和区域，或者所述第二电场缓和区域形成为格子图案状。16.根据权利要求1～15中任一项所述的半导体装置，其特征在于，进一步包含表面终端构造，该表面终端构造在所述半导体层的所述周围区域形成为比所述电场缓和区域靠内侧。17.根据权利要求9所述的半导体装置，其特征在于，包含第二电极，该第二电极形成在所述半导体层上并与所述MIS晶体管构造的源极或发射极电连接。18.一种半导体封装，其特征在于，具有：权利要求1～17中任一项所述的半导体装置；安装所述半导体装置的引线框架；以及将所述半导体装置和所述引线框架的至少一部分密封的密封树脂。19.一种电源变换装置，其特征在于，将权利要求9所述的半导体装置用作双向开关元件。20.根据权利要求19所述的电源变换装置，其特征在于，将所述双向开关元件用作从多相输入到多相输出的矩阵变换器电路的开关电路。21.一种半导体装置的制造方法，其特征在于，包含：在衬底上形成第一导电型的半导体层的工序；在所述半导体层的与所述衬底相反侧的表面部形成电路元件的工序；形成电场缓和区域的工序，该电场缓和区域在形成所述电路元件的有源区域的周围区域以从所述半导体层的所述表面到达所述表面的相反侧的背面的方式由具有比所述半导体层高的电阻的高电阻区域或第二导电型的杂质区域构成；通过除去所述衬底而使所述半导体层的所述背面露出的工序；以及在所述半导体层的所述背面形成与所述半导体层接合的第一电极的工序。22.根据权利要求21所述的半导体装置的制造方法，其特征在于，形成所...

【专利技术属性】
技术研发人员：森诚悟，明田正俊，
申请(专利权)人：罗姆股份有限公司，
类型：发明
国别省市：日本,JP