一种横向高压器件制造技术

本发明专利技术提供一种横向高压器件，元胞结构包括：第二导电类型半导体衬底，第二导电类型半导体，第一导电类型半导体漂移区，第一导电类型半导体漂移区设有堆叠的PN条，PN条包括：第一层第二导电类型埋层、第一层第一导电类型半导体、第二层第二导电类型半导体、第二层第一导电类型半导体…第n层第二导电类型半导体、第n层第一导电类型半导体，源极第一导电类型JFET注入区设置在第二导电类型半导体和堆叠的PN条之间且位于第二导电类型半导体衬底上方，漏极第一导电类型JFET注入区设置在堆叠的PN条右侧且位于第二导电类型半导体衬底上方，本发明专利技术有效缓解器件开启状态下JFET区耗尽甚至夹断对器件非饱和区的影响，提高器件的非饱和区电流。

【技术实现步骤摘要】
一种横向高压器件
本专利技术涉及半导体功率器件
，尤其是一种横向高压器件。
技术介绍
横向高压器件是高压功率集成电路发展必不可少的部分，高压功率器件要求具有高的击穿电压，低的导通电阻和低的开关损耗。横向高压器件实现高的击穿电压，要求其用于承担耐压的漂移区具有长的尺寸和低的掺杂浓度，但为了满足器件低导通电阻，又要求作为电流通道的漂移区具有高的掺杂浓度。在功率LDMOS(LatralDouble-diffusedMOSFET)器件设计中，击穿电压(BreakdownVoltage，BV)和比导通电阻(Specificon-resistance，Ron,sp)存在矛盾关系。器件在高压应用时，导通电阻急剧上升，限制了高压器件在高压功率集成电路中的应用，尤其是要求低导通损耗和小芯片面积的电路。为了克服高导通电阻的问题，J.A.APPLES等人提出了RESURF(ReducedSURfaceField)降低表面场技术，被广泛应用于高压器件，其中的tripleRESURF所增加的埋层虽然有效地减小了导通电阻，但是漂移区中的埋层和沟道body区之间存在JFET区，器件的非饱和区电流需要进一步改善。
技术实现思路
本专利技术所要解决的，就是针对上述传统横向高压器件存在的问题，提出一种在保持高击穿电压的情况下，可以有效提高器件非饱和区电流能力的横向高压器件。为实现上述专利技术目的，本专利技术技术方案如下：一种横向高压器件，其元胞结构包括：第二导电类型半导体衬底1，设置在第二导电类型半导体衬底1上端面的第二导电类型半导体2，设置在第二导电类型半导体衬底1上端面的第一导电类型半导体漂移区50，第一导电类型半导体漂移区50设置有堆叠的PN条，PN条包括：设置在第一导电类型半导体漂移区50内的第一层第二导电类型埋层41、设置在第一导电类型半导体漂移区50内的第一层第二导电类型埋层41上表面的第一层第一导电类型半导体51、设置在第一层第一导电类型半导体51上表面的第二层第二导电类型半导体42、设置在第二层第二导电类型半导体42上表面的第二层第一导电类型半导体52…设置在第n-1层第一导电类型半导体5(n-1)上表面的第n层第二导电类型半导体4n、设置在第n层第二导电类型半导体4n上表面的第n层第一导电类型半导体5n，源极第一导电类型JFET注入区20设置在第二导电类型半导体2和堆叠的PN条之间且位于第二导电类型半导体衬底1上方，漏极第一导电类型JFET注入区30设置在堆叠的PN条右侧且位于第二导电类型半导体衬底1上方，源端重掺杂第一导电类型半导体4和源端重掺杂第二导电类型半导体3设置在第二导电类型半导体2上方，设置在漏极第一导电类型JFET注入区30上表面的漏端重掺杂第一导电类型半导体5，设置在第二导电类型半导体2的部分上表面且覆盖部分源极第一导电类型JFET注入区20和部分源端重掺杂第一导电类型半导体4的栅氧化层介质9，设置在第n层第二导电类型半导体5n上方的场氧化层介质10，场氧化层介质10的左侧连接栅氧化层9、右侧连接漏端重掺杂第一导电类型半导体5，设置在栅氧化层介质9上方并覆盖部分场氧化层介质10的多晶硅电极8，设置在源端重掺杂第一导电类型半导体4和源端重掺杂第二导电类型半导体3上方并将其短接的源电极6，设置在漏端重掺杂第一导电类型半导体5上方的漏电极7，设置在多晶硅电极8和场氧化层介质10上方且分别与左边源电极6和右边漏电极7相接的表面钝化层介质11；源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30通过在第一导电类型半导体漂移区50内离子注入形成；源极第一导电类型JFET注入区20上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，源极第一导电类型JFET注入区20下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，漏极第一导电类型JFET注入区30上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，漏极第一导电类型JFET注入区30下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30同时实现；漂移区内的PN条横向尺寸相同。作为优选方式，源极第一导电类型JFET注入区20采用多次注入最终形成多个JFET注入区堆叠的结构，包括源极第一层第一导电类型JFET注入区21、源极第二层第一导电类型JFET注入22…源极第m层第一导电类型JFET注入区2m，m≥1；漏极第一导电类型JFET注入区30采用多次注入最终形成多个JFET注入区堆叠的结构，包括漏极第一层第一导电类型JFET注入区31、漏极第二层第一导电类型JFET注入32…漏极第m层第一导电类型JFET注入区3m，m≥1。作为优选方式，源极第一导电类型JFET注入区20和漏极第一导电类型JFET注入区30均未置于半导体表面，漂移区靠近源端表面和靠近漏端表面均为低浓度第一导电类型半导体漂移区50，源极第一层第一导电类型JFET注入区21及漏极第一导电类型JFET注入区30的下表面都与第二导电类型半导体衬底1相接或不相接。作为优选方式，源极第一导电类型JFET注入区20左端面与第二导电类型半导体2不相接，源极第一导电类型JFET注入区20右端面不与漂移区内堆叠的PN条相接。作为优选方式，源极第一导电类型JFET注入区20仅有左端和第二导电类型半导体2相接，或者仅有右端和漂移区内堆叠的PN条相接。作为优选方式，没有源极第一导电类型JFET注入区20或者没有漏极第一导电类型JFET注入区30。作为优选方式，堆叠的PN条最上层为第二导电类型半导体与场氧化层介质10相接。作为优选方式，堆叠的PN条在横向均为分段式，分为多个区域，相邻区域之间均设置有与源极第一导电类型JFET注入区20注入同时形成的JFET注入区域；或每相邻区域之间无JFET注入。作为优选方式，将漏端重掺杂第一导电类型半导体5替换为漏端重掺杂第二导电类型半导体13，形成LIGBT器件。作为优选方式，衬底材料为SOI衬底。本专利技术的有益效果为：有效缓解器件开启状态下JFET区耗尽甚至夹断对器件非饱和区的影响，提高器件的非饱和区电流。附图说明图1是实施例1的横向高压器件的结构示意图；图2(a)-(b)是实施例1的横向高压器件的结构中虚线截面位置及其俯视图示意图；图3是实施例2的横向高压器件的结构示意图；图4和图5是实施例3的两种横向高压器件的结构示意图；图6是实施例4的横向高压器件的结构示意图；图7-图8是实施例5的两种横向高压器件的结构示意图；图9-图10是实施例6的两种横向高压器件的结构示意图；图11是实施例7的横向高压器件的结构示意图；图12是实施例8的横向高压器件的结构示意图；图13是实施例9的横向高压器件的结构示意图；图14是实施例10的横向高压器件的结构示意图；其中，1为第二导电类型半导体衬底，2为第二导电类型半导体，3为源端重掺杂第二导电类型半导体，4为源端重掺杂第一导电类型半导体，5为漏端重掺杂第一导电类型半导体，6为源电极，7为漏电极，8为多晶硅电极，9为栅氧化层介质，10为场氧化层介质，11为表面钝化层介质，13为漏端重掺杂第二导电类型半导体；20为源极第一导电本文档来自技高网...

【技术保护点】
1.一种横向高压器件，其特征在于其元胞结构包括：第二导电类型半导体衬底(1)，设置在第二导电类型半导体衬底(1)上端面的第二导电类型半导体(2)，设置在第二导电类型半导体衬底(1)上端面的第一导电类型半导体漂移区(50)，第一导电类型半导体漂移区(50)设置有堆叠的PN条，PN条包括：设置在第一导电类型半导体漂移区(50)内的第一层第二导电类型埋层(41)、设置在第一导电类型半导体漂移区(50)内的第一层第二导电类型埋层(41)上表面的第一层第一导电类型半导体(51)、设置在第一层第一导电类型半导体(51)上表面的第二层第二导电类型半导体(42)、设置在第二层第二导电类型半导体(42)上表面的第二层第一导电类型半导体(52)…设置在第n‑1层第一导电类型半导体5(n‑1)上表面的第n层第二导电类型半导体4n、设置在第n层第二导电类型半导体4n上表面的第n层第一导电类型半导体5n，源极第一导电类型JFET注入区(20)设置在第二导电类型半导体(2)和堆叠的PN条之间且位于第二导电类型半导体衬底(1)上方，漏极第一导电类型JFET注入区(30)设置在堆叠的PN条右侧且位于第二导电类型半导体衬底(1)上方，源端重掺杂第一导电类型半导体(4)和源端重掺杂第二导电类型半导体(3)设置在第二导电类型半导体(2)上方，设置在漏极第一导电类型JFET注入区(30)上表面的漏端重掺杂第一导电类型半导体(5)，设置在第二导电类型半导体(2)的部分上表面且覆盖部分源极第一导电类型JFET注入区(20)和部分源端重掺杂第一导电类型半导体(4)的栅氧化层介质(9)，设置在第n层第二导电类型半导体5n上方的场氧化层介质(10)，场氧化层介质(10)的左侧连接栅氧化层(9)、右侧连接漏端重掺杂第一导电类型半导体(5)，设置在栅氧化层介质(9)上方并覆盖部分场氧化层介质(10)的多晶硅电极(8)，设置在源端重掺杂第一导电类型半导体(4)和源端重掺杂第二导电类型半导体(3)上方并将其短接的源电极(6)，设置在漏端重掺杂第一导电类型半导体(5)上方的漏电极(7)，设置在多晶硅电极(8)和场氧化层介质(10)上方且分别与左边源电极(6)和右边漏电极(7)相接的表面钝化层介质(11)；源极第一导电类型JFET注入区(20)和漏极第一导电类型JFET注入区(30)通过在第一导电类型半导体漂移区(50)内离子注入形成；源极第一导电类型JFET注入区(20)上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，源极第一导电类型JFET注入区(20)下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，漏极第一导电类型JFET注入区(30)上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，漏极第一导电类型JFET注入区(30)下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，源极第一导电类型JFET注入区(20)和漏极第一导电类型JFET注入区(30)同时实现；漂移区内的PN条横向尺寸相同。...

【技术特征摘要】
1.一种横向高压器件，其特征在于其元胞结构包括：第二导电类型半导体衬底(1)，设置在第二导电类型半导体衬底(1)上端面的第二导电类型半导体(2)，设置在第二导电类型半导体衬底(1)上端面的第一导电类型半导体漂移区(50)，第一导电类型半导体漂移区(50)设置有堆叠的PN条，PN条包括：设置在第一导电类型半导体漂移区(50)内的第一层第二导电类型埋层(41)、设置在第一导电类型半导体漂移区(50)内的第一层第二导电类型埋层(41)上表面的第一层第一导电类型半导体(51)、设置在第一层第一导电类型半导体(51)上表面的第二层第二导电类型半导体(42)、设置在第二层第二导电类型半导体(42)上表面的第二层第一导电类型半导体(52)…设置在第n-1层第一导电类型半导体5(n-1)上表面的第n层第二导电类型半导体4n、设置在第n层第二导电类型半导体4n上表面的第n层第一导电类型半导体5n，源极第一导电类型JFET注入区(20)设置在第二导电类型半导体(2)和堆叠的PN条之间且位于第二导电类型半导体衬底(1)上方，漏极第一导电类型JFET注入区(30)设置在堆叠的PN条右侧且位于第二导电类型半导体衬底(1)上方，源端重掺杂第一导电类型半导体(4)和源端重掺杂第二导电类型半导体(3)设置在第二导电类型半导体(2)上方，设置在漏极第一导电类型JFET注入区(30)上表面的漏端重掺杂第一导电类型半导体(5)，设置在第二导电类型半导体(2)的部分上表面且覆盖部分源极第一导电类型JFET注入区(20)和部分源端重掺杂第一导电类型半导体(4)的栅氧化层介质(9)，设置在第n层第二导电类型半导体5n上方的场氧化层介质(10)，场氧化层介质(10)的左侧连接栅氧化层(9)、右侧连接漏端重掺杂第一导电类型半导体(5)，设置在栅氧化层介质(9)上方并覆盖部分场氧化层介质(10)的多晶硅电极(8)，设置在源端重掺杂第一导电类型半导体(4)和源端重掺杂第二导电类型半导体(3)上方并将其短接的源电极(6)，设置在漏端重掺杂第一导电类型半导体(5)上方的漏电极(7)，设置在多晶硅电极(8)和场氧化层介质(10)上方且分别与左边源电极(6)和右边漏电极(7)相接的表面钝化层介质(11)；源极第一导电类型JFET注入区(20)和漏极第一导电类型JFET注入区(30)通过在第一导电类型半导体漂移区(50)内离子注入形成；源极第一导电类型JFET注入区(20)上表面高于PN条中的所有第i层第二导电类型半导体4i，1≤i≤n，源极第一导电类型JFET注入区(20)下表面低于PN条中的所有第i层第二导电类型半导体4i；1≤i≤n，漏极第一导电类型JFET注入区(30)上表面高...

【专利技术属性】
技术研发人员：乔明，叶力，朱旭晗，李珂，林祺，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51