屏蔽栅极场效应晶体管制造技术

本实用新型专利技术涉及屏蔽栅极场效应晶体管。根据本申请的一个方面，提供了屏蔽栅极场效应晶体管，其特征在于包括：沟槽，所述沟槽形成在衬底内；屏蔽氧化物材料，所述屏蔽氧化物材料形成在所述沟槽内；屏蔽电极材料，所述屏蔽电极材料沉积在所述屏蔽氧化物材料上，之后所述屏蔽氧化物材料在所述屏蔽电极上方凹进以加宽所述沟槽的上部部分，所述屏蔽电极材料凹进在所述屏蔽氧化物材料内以形成凹部；多晶硅层间氧化物材料，所述多晶硅层间氧化物材料沉积在所述屏蔽电极材料上，填充所述凹部；和栅极电极，所述栅极电极形成在所述多晶硅层间氧化物材料上方。

Shielded gate field effect transistor

The utility model relates to a shielded gate field effect transistor. According to one aspect of the present application, a shielded gate field effect transistor is provided, which is characterized by: a groove in which the groove is formed in the substrate; a shielded oxide material in which the shielded oxide material is formed; and a shielded electrode material in which the shielded electrode material is deposited on the shielded oxide material, after which the shielded oxide material is described. The upper part of the groove is widened by recessing above the shielding electrode material into the shielding oxide material to form a concave part; the polycrystalline silicon interlayer oxide material, which is deposited on the shielding electrode material and filled with the concave part; and the gate electrode, which is formed in the polycrystalline silicon interlayer oxide. Above the material.

【技术实现步骤摘要】
屏蔽栅极场效应晶体管
本公开整体涉及集成电路电子器件，并且更具体地涉及屏蔽栅极场效应晶体管的结构。
技术介绍
金属氧化物半导体场效应晶体管(“MOSFET”)是常见类型的功率开关器件。MOSFET器件包括源极区、漏极区、在源极区和漏极区之间延伸的沟道区，以及邻近沟道区提供的栅极结构。栅极结构包括邻近沟道区设置并且通过介电层与沟道区分离的导电栅极电极层。当MOSFET器件处于导通状态时，将电压施加到栅极结构以在源极区和漏极区之间形成导电沟道区，该导电沟道区允许电流流过该器件。在关断状态中，施加到栅极结构的任何电压都足够低以使得导电沟道不形成，并且因此电流流动不发生。在关断状态中，器件可支持源极区和漏极区之间的高电压。屏蔽栅极MOSFET提供在某些应用中优于常规MOSFET的若干优点，因为屏蔽栅极MOSFET表现出减小的栅极-漏极电容Cgd、减小的导通电阻Rds(on)和增大的击穿电压。对于常规MOSFET而言，在沟道中布置许多沟槽虽然会减小导通电阻，但会增大总栅极-漏极电容。屏蔽栅极MOSFET通过以下方式解决该问题：将栅极屏蔽在电场之外，从而基本上减小栅极-漏极电容。屏蔽栅极MOSFET结构还提供对于器件击穿电压而言更高的少数载流子浓度，并因此提供更低的导通电阻。屏蔽栅极MOSFET的这些改善的性能特征使它们优选用于某些应用。然而，屏蔽栅极MOSFET的生产需要比常规MOSFET更多的工艺，从而增加了成本并降低了可靠性。
技术实现思路
为了解决以更少工艺步骤形成屏蔽栅极MOSFET的技术问题，本文公开了具有厚多晶硅层间氧化物的屏蔽栅极场效应晶体管的结构。根据本申请的一个方面，提供了屏蔽栅极场效应晶体管，其特征在于包括：沟槽，该沟槽形成在衬底内；屏蔽氧化物材料，该屏蔽氧化物材料形成在沟槽内；屏蔽电极材料，该屏蔽电极材料沉积在屏蔽氧化物材料上，之后屏蔽氧化物材料在屏蔽电极上方凹进以加宽沟槽的上部部分，该屏蔽电极材料凹进在屏蔽氧化物材料内以形成凹部；多晶硅层间氧化物材料，该多晶硅层间氧化物材料沉积在屏蔽电极材料上，填充凹部；和栅极电极，该栅极电极形成在多晶硅层间氧化物材料上方。在一个实施方案中，屏蔽栅极场效应晶体管的特征在于多晶硅层间氧化物材料以凹部的至少一半宽度的厚度沉积。在一个实施方案中，屏蔽栅极场效应晶体管的特征在于多晶硅层间氧化物材料以800埃与3,000埃之间的厚度沉积。在一个实施方案中，屏蔽栅极场效应晶体管的特征在于多晶硅层间氧化物材料从沟槽的侧壁上的屏蔽氧化物材料蚀刻。在一个实施方案中，屏蔽栅极场效应晶体管的特征在于屏蔽氧化物材料从填充的凹部上方的侧壁蚀刻。在一个实施方案中，屏蔽栅极场效应晶体管的特征在于多晶硅层间氧化物材料包括旋涂玻璃。在一个实施方案中，屏蔽栅极场效应晶体管的特征在于多晶硅层间氧化物材料被掺杂以增加蚀刻速率和蚀刻选择性。在一个实施方案中，屏蔽栅极场效应晶体管的特征在于多晶硅层间氧化物材料掺杂有硼。在一个实施方案中，屏蔽栅极场效应晶体管的特征在于多晶硅层间氧化物材料的厚度是栅极电极的厚度的至少三倍。附图说明在附图中：图1是示出屏蔽栅极MOSFET的剖面示意图；图2A至图2E是示出用于制造屏蔽栅极MOSFET的方法的剖面示意图；以及图3是示出用于制造屏蔽栅极MOSFET的方法的流程图。然而，应当理解，附图中给定的具体实施方案以及对它们的详细描述并不限制本公开。相反，这些实施方案和详细描述为普通技术人员提供了分辨替代形式、等价形式和修改形式的基础，这些替代形式、等价形式和修改形式与给定实施方案中的一个或多个实施方案一起被包含在所附权利要求书的范围内。符号和命名在下面的说明书和权利要求书中通篇使用某些术语来指代特定的系统部件和构造。如本领域技术人员将理解的，公司可能利用不同的名称来指代一个部件。本文献并非意于在名称不同而功能相同的部件之间作出区分。在下面的讨论中以及在权利要求书中，术语“包括”和“包含”以开放形式使用，并且因此，这些术语应被解释成意指“包括但不限于…”。另外，术语“耦合”或“耦接”意指间接或直接的电连接或物理连接。因此，在各种实施方案中，如果第一器件耦接到第二器件，则该连接可能是通过直接电连接、通过经由其他器件和连接的间接电连接、通过直接物理连接，或者通过经由其他器件和连接的间接物理连接来实现的。诸如“顶部”、“底部”、“前”、“后”、“前部”和“尾部”等方向性术语结合所描述的附图取向使用。应当理解，也可利用其他实施方案，并且在不背离本公开范围的前提下可进行结构或逻辑变化。为方便起见，在导电性或电荷载流子类型(p或n)名称后使用+或-一般是指半导体材料内指定类型的电荷载流子的浓度的相对程度。一般而言，n+材料具有高于n材料的负电荷载流子(例如，电子)浓度，并且n材料具有高于n-材料的载流子浓度。类似地，p+材料具有高于p材料的正电荷载流子(例如，空穴)浓度，并且p材料具有高于p-材料的浓度。如本文所用，小于约1016/cm3的掺杂物浓度可被视为“轻掺杂的”，并且大于约1017/cm3的掺杂物浓度可被视为“重掺杂的”。具体实施方式本申请要求PeterA.Burke、DeanE.Probst和SallieJ.Hose提交于2017-12-08的名称为“Inter-polyoxideinFieldEffectTransistors”(场效应晶体管中的多晶硅层间氧化物)的美国申请15/836,328的权益，该美国申请又要求提交于2017-08-24的名称为“IGBTandMOSFETDeviceImprovements”(IGBT和MOSFET器件改进)的美国临时申请No.62/549,873的优先权。屏蔽栅极MOSFET中使用的相对较厚的多晶硅层间氧化物层提高了可靠性并且减少了生产期间使用的工艺数量。具体地讲，相对较厚的多晶硅层间氧化物降低了输入电容和开关损耗，并且可消除一些掩模和蚀刻工艺，如下文针对附图所述。形成图1和图2A至图2E的各个层的半导体材料可包括各种不同的材料，例如硅、掺杂硅、硅/锗、锗、III-V族材料等。可使用适当的工艺将层形成至任何所需厚度，例如外延生长工艺、沉积工艺、离子注入工艺、化学气相沉积(CVD)工艺、原子层沉积(ALD)工艺、外延沉积工艺(EPI)、此类工艺的等离子体版本、湿法或干法蚀刻工艺、各向异性蚀刻工艺、各向同性蚀刻工艺、通过硬掩模蚀刻的工艺、定时蚀刻、接触时停止蚀刻等。可使用化学机械抛光(“CMP”)工艺使各个层变平，并且可使用掩模工艺操纵蚀刻部分的形状，并因此操纵各层的形状。掩模材料可包括已使用光刻法图案化的光致抗蚀剂。具体地讲，掩模层保护掩模层下方的结构免于被蚀刻剂蚀刻。蚀刻剂用于去除所述结构的未受掩模层保护的部分。常用蚀刻剂的化学式为HNO3、HF、KOH、EDP、TMAH、NH4F和H3PO4。也可使用其他蚀刻剂。图1示出了半导体器件100(例如，屏蔽栅极MOSFET)的一部分的横截面，该半导体器件包括衬底102、屏蔽氧化物104、屏蔽电极106、多晶硅层间氧化物108、栅极电极110、主体区112和源极区114。衬底102可为n掺杂的或p掺杂的硅层，并且可形成在另一个层的顶部上。屏蔽氧化物104介于衬底102与屏本文档来自技高网...

【技术保护点】
1.一种屏蔽栅极场效应晶体管，其特征在于包括：沟槽，所述沟槽形成在衬底内；屏蔽氧化物材料，所述屏蔽氧化物材料形成在所述沟槽内；屏蔽电极材料，所述屏蔽电极材料沉积在所述屏蔽氧化物材料上，之后所述屏蔽氧化物材料在所述屏蔽电极上方凹进以加宽所述沟槽的上部部分，所述屏蔽电极材料凹进在所述屏蔽氧化物材料内以形成凹部；多晶硅层间氧化物材料，所述多晶硅层间氧化物材料沉积在所述屏蔽电极材料上，填充所述凹部；以及栅极电极，所述栅极电极形成在所述多晶硅层间氧化物材料上方。

【技术特征摘要】
2017.08.24 US 62/549,873;2017.12.08 US 15/836,3281.一种屏蔽栅极场效应晶体管，其特征在于包括：沟槽，所述沟槽形成在衬底内；屏蔽氧化物材料，所述屏蔽氧化物材料形成在所述沟槽内；屏蔽电极材料，所述屏蔽电极材料沉积在所述屏蔽氧化物材料上，之后所述屏蔽氧化物材料在所述屏蔽电极上方凹进以加宽所述沟槽的上部部分，所述屏蔽电极材料凹进在所述屏蔽氧化物材料内以形成凹部；多晶硅层间氧化物材料，所述多晶硅层间氧化物材料沉积在所述屏蔽电极材料上，填充所述凹部；以及栅极电极，所述栅极电极形成在所述多晶硅层间氧化物材料上方。2.根据权利要求1所述的屏蔽栅极场效应晶体管，其特征在于所述多晶硅层间氧化物材料的沉积厚度为所述凹部的至少一半宽度。...

【专利技术属性】
技术研发人员：P·A·布尔克，D·E·普罗布斯特，S·J·霍赛，
申请(专利权)人：半导体组件工业公司，
类型：新型
国别省市：美国,US