半导体装置结构制造方法及图纸

提供一种集成电路以用于闪存装置，其于选择栅极结构与存储栅极结构之间具有扩大空间。在选择栅极结构形成角落凹陷可得到扩大空间，并缩小选择栅极结构的上表面尺寸。在一例中，半导体基板具有存储器装置形成其上，且存储器装置包含的半导体基板具有存储器装置形成其上。存储器装置包含多个选择栅极结构，以及与选择栅极结构相邻的多个存储栅极结构，其中至少一选择栅极结构具有凹陷角落形成于至少一选择栅极结构的上表面之下。

【技术实现步骤摘要】
半导体装置结构
本专利技术实施例关于存储器装置，更特别关于其选择栅极结构的凹陷角落。
技术介绍
如何形成可信的半次微米与更小的结构，属于下一世代半导体装置的超大规模集成电路与极大规模集成电路的关键技术挑战。随着电路技术极限推进，超大规模集成电路与极大规模集成电路的尺寸缩小，且对制程能力的需求增加。超大规模集成电路与极大规模集成电路的成功，以及增加个别基板与晶粒的电路密度与品质的持续努力，其重点在于形成可信的栅极结构于基板上。闪存体为电子非挥发性计算机储存媒体，其可电性抹除与再程式化。闪存体已广泛应用于商业与军事电子装置及设备中。闪存体包含存储器的可定址阵列以储存信息，且上述存储器由浮置栅极晶体管组成。闪存体的种类一般包含堆叠栅极存储器与分离栅极存储器。分离栅极存储器在许多方面优于堆叠栅极存储器，比如能耗较低、注入效率较高、短通道效应的影响较少、以及免于过抹除。然而随着装置尺寸持续缩小，栅极存储器中的短距会造成漏电流。如此一来，需安排栅极存储器中的距离与尺寸，使装置结构具有所需电性效能。
技术实现思路
本专利技术一实施例提供的半导体装置结构，包括：半导体基板，具有存储器装置形成其上，且存储器装置包括：多个选择栅极结构；以及多个存储栅极结构，与选择栅极结构相邻，其中至少一选择栅极结构具有角落凹陷低于至少一选择栅极结构的上表面。附图说明图1A与1B图是一些实施例中，具有存储器装置的半导体结构其剖视图。图2A与2B是一些实施例中，具有存储器装置的半导体结构的剖视图。图3是一些实施例中，形成存储装置结构于基板上的例示性制程其流程图。图4A至4I是一些实施例中，以图3的制程形成具有复合结构的基板于不同阶段中的剖视图。图5是一些实施例中，具有存储器阵列形成其中的基板其剖视图。【符号说明】100、200半导体装置结构101基板102a、102b存储器装置108存储区124a、124b选择栅极结构125第一栅极层126a、126b存储栅极结构127第二栅极层134a、134b选择栅极介电物136、136a、136b第二电荷捕获介电层136(i)、402a第一层136(ii)、402b第二层136(iii)、402c第三层138源极/漏极硅化物接点垫140、151a、151b、155a、155b、202a、202b、212宽度142高度144主要侧壁结构150层间绝缘子结构152层间介电材料159、196、253、299下表面160、162存储硅化物接点垫164多余硅化物金属170内侧壁172外侧壁174共用侧壁197、198、199、252、254、466上表面204a、204b角落凹陷206a、206b、220a、220b扩大空间210阶梯高度300制程302、304、306、308、310、314、316、318步骤402第一电荷捕获介电层404氮化物层406、462开口461图案化硬掩模层463部份464、470表面465侧壁469顶部500半导体装置502浅沟槽隔离结构508第一金属内连线绝缘结构510金属结构512金属插塞具体实施方式下述揭露内容提供许多不同实施例或实例以实施本专利技术的不同结构。下述特定构件与排列的实施例用以简化本专利技术而非局限本专利技术。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本专利技术的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在附图中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于附图方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明附图中的方向。半导体产业的潮流为整合复合半导体装置的不同半导体构件至一般的半导体结构中。这些整合有利于降低制作成本、简化制程、并增加操作速度。整合至一般半导体结构的一种复合半导体装置通常为闪存装置。闪存装置包含闪存体装置的阵列，以及支援闪存体装置操作的逻辑装置。当闪存体装置的阵列与逻辑装置整合至一般半导体结构时，通常称作闪存装置。闪存体装置的一般种类包含堆叠的栅极闪存体装置，以及分离栅极闪存体装置。分离栅极闪存体装置在许多方面优于堆叠栅极闪存体装置，比如能耗较低、注入效率较高、短通道效应的影响较少、以及免于过抹除。分离栅极闪存体装置的例子包含硅-氧化物-氮化物-氧化物-硅的分离栅极闪存体装置、金属-氧化物-氮化物-氧化物-硅的分离栅极闪存体装置、以及第三代的超闪存体装置。闪存装置包括闪存体装置，其通常由氧化硅隔离的多晶硅栅极组成。闪存装置亦包括逻辑装置如位址解码器或写入/读取电路。依据一些方法形成闪存装置时，闪存装置具有多晶栅极结构，而逻辑装置具有高介电常数材料隔离的牺牲栅极结构。随着闪存体装置与逻辑装置形成，可形成硅化物于源极/漏极区上。硅化物有利于降低源极/漏极区与后续形成的接点之间的电阻。硅化物可形成于多晶硅栅极结构上(如同形成于源极/漏极区上)，以降低接点电阻。此外，层间介电结构形成于逻辑装置与存储器装置上，并在层间介电结构上进行平坦化制程以露出多晶硅栅极结构上的硅化物。然而平坦化制程可能产生金属污染，其可能会不利地影响存储器。举例来说，当尺寸持续缩小，存储器中第一栅极结构与相邻的第二栅极结构之间的距离也较小。如此一来，平坦化制程残留的金属倾向陷落于第一栅极结构与第二栅极结构之间的短距，造成存储器漏电流。本专利技术实施例提供的存储器装置，其第一栅极结构具有角落凹陷，而第二栅极结构与第一栅极结构相邻。角落凹陷可填有绝缘材料。角落凹陷位于第一栅极结构的上表面角落，其可增加第一栅极结构的上表面的一侧至相邻的第二栅极结构的上表面的另一侧之间的距离。接着在与第一栅极结构上的凹陷角落及相邻的第二栅极结构相邻的上表面上形成硅化物。角落凹陷可扩大绝缘区，并扩大第一栅极结构与相邻的第二栅极结构的上表面上的硅化物距离。上述扩大的距离可在平坦化制程时增加制程容忍度，以避免金属污染陷落于存储器中的栅极结构之间。具有凹陷角落的半导体结构有利于避免平坦化制程之后，金属残留于基板上。图1A与1B是一些实施例中，具有存储器装置102a与102b的半导体装置结构100其部份的剖视图。值得注意的是，装置的其他部份或其他种类如逻辑装置，并未附图以求简化说明。存储器装置102a与102b以非挥发形式储存资料，比如金属-氧化物-氮化物-氧化物-硅或硅-氧化物-氮化物-氧化物-硅的分离栅极闪存体装置。一些逻辑装置如晶体管(未附图)，可协调实施存储器装置102a与102b的逻辑支援操作。在一例中，存储器装置102a与102b位于半导体的基板101的存储区108。基板101包含的材料可为结晶硅(如<100>或<111>的结晶硅)、氧化硅、应力硅、硅锗、掺杂或未掺杂的多晶硅、掺杂或未掺杂的硅晶片、图案化或未图案化的晶片、绝缘层上硅、掺杂碳的氧化硅、氮化硅、掺杂硅、锗、砷化镓、玻璃、或蓝宝石。在基板101采用绝缘层上硅结构的实施例中，基板101可包含埋置介电层于结晶硅基板上。在一些实施例中，基板101为含硅材本文档来自技高网...

【技术保护点】
1.一种半导体装置结构，包括：一半导体基板，具有一存储器装置形成其上，且该存储器装置包括：多个选择栅极结构；以及多个存储栅极结构，与该些选择栅极结构相邻，其中至少一该些选择栅极结构具有一角落凹陷低于至少一该些选择栅极结构的上表面。

【技术特征摘要】
2017.09.01 US 15/694,6111.一种半导体装置结构，包括：一半导体基板，具有一存储器装置形成其...

【专利技术属性】
技术研发人员：陈胜捷，刘铭棋，刘世昌，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71