【技术实现步骤摘要】
垂直存储器件
本专利技术构思涉及垂直存储器件。
技术介绍
电子产品的体积已逐渐减小，而此时仍需要这样的电子产品处理数量不断增长的高容量数据。因此，这样的电子产品中所使用的半导体存储器件的集成度需要增加。因此，在半导体存储器件的集成度可被增加的方法中，已提出了垂直存储器件，在垂直存储器件中(与现有的平面晶体管结构不同)具有垂直晶体管结构的多个存储单元被堆叠。
技术实现思路
本专利技术构思的示例实施方式提供了其中可减少工艺缺陷的垂直存储器件。这样的工艺缺陷可发生在其中公共源极线和虚设源极线不与衬底接触的情况下。根据本专利技术构思的一示例实施方式，一种垂直存储器件可以包括：衬底，其具有单元阵列区域和与单元阵列区域相邻的连接区域；多个栅电极层，所述多个栅电极层堆叠在衬底的单元阵列区域和连接区域上，并在连接区域中形成台阶结构；至少一个第一金属线，所述至少一个第一金属线划分所述多个栅电极层并连接到衬底的单元阵列区域和连接区域；以及至少一个第二金属线，所述至少一个第二金属线划分所述多个栅电极层的一部分并连接到衬底的连接区域。在本专利技术构思的一实施方式中，基于衬底的上表面，第二金属...
【技术保护点】
1.一种垂直存储器件，包括：衬底，其具有单元阵列区域和与所述单元阵列区域相邻的连接区域；多个栅电极层，所述多个栅电极层堆叠在所述衬底的所述单元阵列区域和所述连接区域上，所述多个栅电极层在所述连接区域中形成台阶结构；至少一个第一金属线，所述至少一个第一金属线划分所述多个栅电极层并且连接到所述衬底的所述单元阵列区域和所述连接区域；以及至少一个第二金属线，所述至少一个第二金属线划分所述多个栅电极层的一部分并且连接到所述衬底的所述连接区域；其中，基于所述衬底的上表面，所述至少一个第二金属线的下端部分的深度大于所述单元阵列区域中的所述至少一个第一金属线的下端部分的深度。
【技术特征摘要】
2017.07.21 KR 10-2017-00924771.一种垂直存储器件，包括：衬底，其具有单元阵列区域和与所述单元阵列区域相邻的连接区域；多个栅电极层，所述多个栅电极层堆叠在所述衬底的所述单元阵列区域和所述连接区域上，所述多个栅电极层在所述连接区域中形成台阶结构；至少一个第一金属线，所述至少一个第一金属线划分所述多个栅电极层并且连接到所述衬底的所述单元阵列区域和所述连接区域；以及至少一个第二金属线，所述至少一个第二金属线划分所述多个栅电极层的一部分并且连接到所述衬底的所述连接区域；其中，基于所述衬底的上表面，所述至少一个第二金属线的下端部分的深度大于所述单元阵列区域中的所述至少一个第一金属线的下端部分的深度。2.根据权利要求1所述的垂直存储器件，其中所述至少一个第二金属线沿与所述至少一个第一金属线延伸的方向相同的方向延伸，并且设置在所述连接区域的边缘部分处。3.根据权利要求2所述的垂直存储器件，其中所述至少一个第二金属线的下端部分的深度与所述单元阵列区域中的所述至少一个第一金属线的下端部分的深度之间的差异为15nm或更多。4.根据权利要求1所述的垂直存储器件，其中从所述衬底的所述上表面到所述多个栅电极层当中最上面的栅电极层的上表面的高度为4.4μm或更大。5.根据权利要求1所述的垂直存储器件，其中所述至少一个第二金属线沿交叉所述至少一个第一金属线的方向延伸，并且具有比所述至少一个第一金属线的长度短的长度。6.根据权利要求5所述的垂直存储器件，其中所述至少一个第二金属线包括多个第二金属线，所述多个第二金属线的每个的所述下端部分的深度相对于相应位置朝向所述连接区域的边缘增大。7.根据权利要求1所述的垂直存储器件，其中所述至少一个第一金属线包括多个第一金属线，所述多个第一金属线的每个的所述下端部分的所述深度相对于相应位置朝向所述连接区域的边缘增大。8.根据权利要求7所述的垂直存储器件，其中所述单元阵列区域中的所述多个第一金属线的所述下端部分的深度与所述连接区域的边缘部分处的所述多个第一金属线的所述下端部分的深度之间的差异为15nm或更多。9.根据权利要求1所述的垂直存储器件，其中所述至少一个第二金属线包括多个第二金属线，所述多个第二金属线沿与所述至少一个第一金属线延伸的方向相同的方向延伸，并且具有比所述至少一个第一金属线的长度短的长度。10.根据权利要求1所述的垂直存储器件，其中所述至少一个第二金属线包括多个第二金属线，所述至少一个第一金属线包括多个第一金属线，以及...
【专利技术属性】
技术研发人员：李光镐，金光浩，曹升铉，柳志桓，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。