半导体器件制造技术

本公开提供了半导体器件。一种半导体器件包括：在基板上的第一鳍型图案；在基板上的第二鳍型图案，平行于第一鳍型图案；以及在第一鳍型图案和第二鳍型图案上的外延图案。外延图案可以包括在第一鳍型图案和第二鳍型图案上的共用半导体图案。共用半导体图案可以包括与第一鳍型图案相邻的第一侧壁和与第二鳍型图案相邻的第二侧壁。第一侧壁可以包括第一下晶面、在第一下晶面上的第一上晶面、以及连接第一下晶面和第一上晶面的第一连接曲面。第二侧壁可以包括第二下晶面、在第二下晶面上的第二上晶面、以及连接第二下晶面和第二上晶面的第二连接曲面。

semiconductor device

Semiconductor devices are provided in the present disclosure. A semiconductor device includes: a first fin pattern on the substrate; a second fin pattern on the substrate parallel to the first fin pattern; and an epitaxy pattern on the first fin pattern and the second fin pattern. The epitaxy pattern may include a common semiconductor pattern on the first fin pattern and the second fin pattern. The shared semiconductor pattern may include a first side wall adjacent to the first fin pattern and a second side wall adjacent to the second fin pattern. The first side wall may include a first lower crystal plane, a first upper crystal plane on the first lower crystal plane, and a first connecting surface connecting the first lower crystal plane and the first upper crystal plane. The second side wall may include a second lower crystal plane, a second upper crystal plane on the second lower crystal plane, and a second connecting surface connecting the second lower crystal plane and the second upper crystal plane.

【技术实现步骤摘要】
半导体器件
实施方式涉及一种半导体器件及其制造方法。
技术介绍
作为提高半导体器件的密度的等比例缩小技术之一，已经提出在基板上形成鳍形硅主体并在硅主体的表面上形成栅极的多栅极晶体管。由于这样的多栅极晶体管使用三维沟道，所以容易按比例缩小。此外，即使不增大多栅极晶体管的栅极长度，也可以改善电流控制能力。另外，可以有效地抑制其中沟道区域的电势受漏极电压影响的SCE(短沟道效应)。
技术实现思路
根据某些实施方式，提供一种半导体器件，该半导体器件包括：在基板上的第一鳍型图案；在基板上的第二鳍型图案，第二鳍型图案与第一鳍型图案平行；以及在第一鳍型图案和第二鳍型图案上的外延图案。外延图案包括在第一鳍型图案和第二鳍型图案上的共用半导体图案(sharedsemiconductorpattern)。共用半导体图案可以包括与第一鳍型图案相邻的第一侧壁和与第二鳍型图案相邻的第二侧壁。共用半导体图案的第一侧壁可以包括第一下晶面(firstlowerfacet)、在第一下晶面上的第一上晶面(firstupperfacet)、以及连接第一下晶面和第一上晶面的第一连接曲面(firstconnectingcurvedsurface)。共用半导体图案的第二侧壁可以包括第二下晶面、在第二下晶面上的第二上晶面、以及连接第二下晶面和第二上晶面的第二连接曲面。根据某些实施方式，提供一种半导体器件，该半导体器件包括：在基板上的第一鳍型图案；在基板上的第二鳍型图案，第二鳍型图案与第一鳍型图案平行；以及在第一鳍型图案和第二鳍型图案上的外延图案。外延图案包括在第一鳍型图案和第二鳍型图案上的共用半导体图案。共用半导体图案可以包括：第一侧壁，与第一鳍型图案的外侧壁相邻；第二侧壁，与第二鳍型图案的外侧壁相邻；上表面，连接第一侧壁和第二侧壁；以及底表面，在第一鳍型图案的内侧壁和第二鳍型图案的内侧壁之间延伸，其中沿着第一方向从该底表面的最低部分到该底表面的最高部分的高度小于从该底表面的最高部分到与该底表面的最高部分重叠的该上表面的高度。根据某些实施方式，提供一种半导体器件，该半导体器件包括：第一鳍型图案和第二鳍型图案，在基板上分隔开第一距离；第三鳍型图案和第四鳍型图案，在基板上分隔开大于第一距离的第二距离；在第一鳍型图案和第二鳍型图案上的第一外延图案；以及在第三鳍型图案和第四鳍型图案上的第二外延图案，其中第一外延图案包括在第一鳍型图案和第二鳍型图案上的第一共用半导体图案以及沿着第一共用半导体图案的第一侧壁和第二侧壁延伸的第一覆盖半导体图案，第二外延图案包括在第三鳍型图案和第四鳍型图案上的第二共用半导体图案以及沿着第二共用半导体图案的第三侧壁和第四侧壁延伸的第二覆盖半导体图案，第一共用半导体图案的第一侧壁包括第一下晶面、在第一下晶面上的第一上晶面、连接第一下晶面和第一上晶面的第一连接曲面，第二共用半导体图案的第三侧壁包括第二下晶面、在第二下晶面上的第二上晶面、连接第二下晶面和第二上晶面的第二连接曲面，第一共用半导体图案的上表面和第二共用半导体图案的上表面分别包括最上部分和最下部分，并且关于第一共用半导体图案的上表面的最上部分和最下部分之间的高度差小于关于第二共用半导体图案的上表面的最上部分和最下部分之间的高度差。根据某些实施方式，提供一种制造半导体器件的方法，该方法包括：在基板上形成第一鳍型图案和第二鳍型图案，第一鳍型图案与第二鳍型图案平行；在第一鳍型图案和第二鳍型图案上形成初始共用半导体图案，该初始共用半导体图案包括从第一鳍型图案延伸的第一初始侧壁和从第二鳍型图案延伸的第二初始侧壁；通过对初始共用半导体图案执行氢处理，形成共用半导体图案，该共用半导体图案包括第一侧壁和第二侧壁，其中第一侧壁包括第一下晶面、在第一下晶面上的第一上晶面、以及连接第一下晶面和第一上晶面的第一连接曲面，该第二侧壁包括第二下晶面、在第二下晶面上的第二上晶面、以及连接第二下晶面和第二上晶面的第二连接曲面。附图说明通过参照附图详细描述示范性实施方式，各特征对于本领域技术人员将变得明显，附图中：图1示出用于说明根据某些实施方式的半导体器件的平面图；图2至图4分别示出沿着图1的线A-A、B-B和C-C截取的截面图；图5示出图4的部分Q的放大图；图6示出用于说明根据某些实施方式的半导体器件的图；图7和图8示出用于说明根据某些实施方式的半导体器件的图；图9和图10示出用于说明根据某些实施方式的半导体器件的图；图11和图12分别示出用于说明根据某些实施方式的半导体器件的图；图13和图14示出用于说明根据某些实施方式的半导体器件的图；图15示出用于说明根据某些实施方式的半导体器件的图；图16和图17示出用于说明根据某些实施方式的半导体器件的图；图18和图19示出用于说明根据某些实施方式的半导体器件的图；图20示出用于说明根据某些实施方式的半导体器件的图；图21示出用于说明根据某些实施方式的半导体器件的平面图；图22示出沿着图21的线C-C和E-E截取的截面图；图23A和图23B分别示出图22的区域R和区域S的放大图；以及图24至图29示出根据某些实施方式的制造半导体器件的方法中的阶段。具体实施方式在根据某些实施方式的半导体器件的附图中，示出包括针状图案形状的沟道区域的鳍型晶体管(FinFET)。然而，实施方式不限于此。不用说，根据某些实施方式的半导体器件可以包括隧穿场效应晶体管(FET)、包括纳米线的晶体管、包括纳米片的晶体管或三维(3D)晶体管。此外，根据某些实施方式的半导体器件可以包括双极结晶体管和横向双扩散晶体管(LDMOS)等。图1是用于说明根据某些实施方式的半导体器件的平面图。图2至图4是分别沿着图1的线A-A、B-B和C-C截取的截面图。图5是图4的部分Q的放大图。为了说明的方便，图1仅示出第一鳍型图案110、第二鳍型图案210、第一栅电极120、第二栅电极220和第一外延图案150。参照图1至图5，根据某些实施方式的半导体器件可以包括第一鳍型图案110、第二鳍型图案210、第一栅电极120、第二栅电极220和第一外延图案150。基板100可以是块体基板或绝缘体上硅(SOI)。可选地，基板100可以是硅基板，并可以包含其它材料，例如硅锗、绝缘体上硅锗(SGOI)、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。第一鳍型图案110可以在基板100上沿着第一方向X1延伸得长。第一鳍型图案110可以从基板100突出。第一鳍型图案110可以包括沿着第二方向Y1彼此面对的第一侧壁110a和第二侧壁110b。第二鳍型图案210可以在基板100上沿着第一方向X1延伸得长，例如可以平行于第一鳍型图案110。第二鳍型图案210可以从基板100突出。第二鳍型图案210可以包括沿着第二方向Y1彼此面对的第一侧壁210a和第二侧壁210b。第一鳍型图案110和第二鳍型图案210可以形成为沿着第二方向Y1彼此相邻且彼此间隔开。第一鳍型图案110和第二鳍型图案210可以并排地形成。例如，第一鳍型图案110和第二鳍型图案210可以布置在第二方向Y1上。例如，第一鳍型图案110和第二鳍型图案210可以分别包括在第一方向X1上延伸的长边和在第二方向Y1上延伸的短边。第一鳍型图案110的长边和第二鳍型图案210的长本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一鳍型图案，在基板上；第二鳍型图案，在所述基板上，所述第二鳍型图案平行于所述第一鳍型图案；以及外延图案，在所述第一鳍型图案和所述第二鳍型图案上，其中所述外延图案包括在所述第一鳍型图案和所述第二鳍型图案上的共用半导体图案，所述共用半导体图案包括第一侧壁，与所述第一鳍型图案相邻，和第二侧壁，与所述第二鳍型图案相邻，其中所述共用半导体图案的所述第一侧壁包括第一下晶面、在所述第一下晶面上的第一上晶面、以及连接所述第一下晶面和所述第一上晶面的第一连接曲面，并且所述共用半导体图案的所述第二侧壁包括第二下晶面、在所述第二下晶面上的第二上晶面、以及连接所述第二下晶面和所述第二上晶面的第二连接曲面。

【技术特征摘要】
2017.08.30 KR 10-2017-01102471.一种半导体器件，包括：第一鳍型图案，在基板上；第二鳍型图案，在所述基板上，所述第二鳍型图案平行于所述第一鳍型图案；以及外延图案，在所述第一鳍型图案和所述第二鳍型图案上，其中所述外延图案包括在所述第一鳍型图案和所述第二鳍型图案上的共用半导体图案，所述共用半导体图案包括第一侧壁，与所述第一鳍型图案相邻，和第二侧壁，与所述第二鳍型图案相邻，其中所述共用半导体图案的所述第一侧壁包括第一下晶面、在所述第一下晶面上的第一上晶面、以及连接所述第一下晶面和所述第一上晶面的第一连接曲面，并且所述共用半导体图案的所述第二侧壁包括第二下晶面、在所述第二下晶面上的第二上晶面、以及连接所述第二下晶面和所述第二上晶面的第二连接曲面。2.如权利要求1所述的半导体器件，还包括：在所述外延图案上的覆盖半导体图案，所述覆盖半导体图案包括第一外壁和第二外壁，所述第一外壁对应于所述共用半导体图案的所述第一侧壁，所述第二外壁对应于所述共用半导体图案的所述第二侧壁，其中所述覆盖半导体图案的所述第一外壁包括与所述第一下晶面平行的第三下晶面以及与所述第一上晶面平行的第三上晶面，并且所述第三下晶面和所述第三上晶面彼此直接连接。3.如权利要求1所述的半导体器件，还包括：在所述外延图案上的覆盖半导体图案，所述覆盖半导体图案包括第一外壁和第二外壁，所述第一外壁对应于所述共用半导体图案的所述第一侧壁，所述第二外壁对应于所述共用半导体图案的所述第二侧壁，其中所述覆盖半导体图案的所述第一外壁包括与所述第一下晶面平行的第三下晶面、与所述第一上晶面平行的第三上晶面、以及连接所述第三上晶面和所述第三下晶面的第三连接曲面，并且所述第一侧壁的末端和所述第一外壁的末端之间在水平方向上的距离大于所述第一下晶面和所述第三下晶面之间在所述水平方向上的距离。4.如权利要求1所述的半导体器件，还包括：在所述外延图案上的覆盖半导体图案，其中所述覆盖半导体图案包括下覆盖图案和在所述下覆盖图案上的上覆盖图案，并且所述下覆盖图案包括化合物半导体材料，并且所述上覆盖图案包括元素半导体材料。5.如权利要求1所述的半导体器件，还包括在所述外延图案上的覆盖半导体图案，其中所述共用半导体图案包括化合物半导体材料，并且所述覆盖半导体图案包括元素半导体材料。6.如权利要求1所述的半导体器件，其中：所述外延图案包括在所述第一鳍型图案上的第一下半导体图案和在所述第二鳍型图案上的第二下半导体图案，所述第一下半导体图案和所述第二下半导体图案彼此间隔开，并且所述共用半导体图案设置在所述第一下半导体图案和所述第二下半导体图案上。7.如权利要求1所述的半导体器件，还包括：第三鳍型图案，在所述基板上，在所述第一鳍型图案和所述第二鳍型图案之间，其中所述共用半导体图案从所述第一鳍型图案延伸到所述第二鳍型图案。8.如权利要求1所述的半导体器件，还包括：在所述基板上的场绝缘膜，并且所述第一鳍型图案的侧壁的一部分和所述第二鳍型图案的侧壁的一部分从所述场绝缘膜的上表面向上突出。9.如权利要求8所述的半导体器件，还包括在所述场绝缘膜上沿着所述第一鳍型图案的侧壁的一部分的鳍间隔物。10.如权利要求1所述的半导体器件，其中所述第一下晶面和所述第二下晶面以及所述第一上晶面和所述第二上晶面分别被包括在{111}晶体平面族中。11.如权利要求1所述的半导体器件，其中所述共用半导体图案包括硅锗。12.一种半导体器件，包括：第一鳍型图案，在基板上；第二鳍型图案，在所述基板上，所述第二鳍型图案与所述第一鳍型图案平行；以及外延图案，沿着第一方向在所述第一鳍型图案和所述第二...

【专利技术属性】
技术研发人员：金锡勋，金东明，申东石，李承勋，李峭蒑，李炫姃，张星旭，赵南奎，崔珉姬，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR