用于半导体器件的自对准结构、半导体结构及其形成方法技术

本发明专利技术涉及一种半导体器件及其制造方法，并且更特别地涉及一种具有自对准的隔离结构的半导体器件。本发明专利技术提供了自对准的隔离鳍，可以通过在形成在间隔层中的开口中沉积介电材料或通过用介电材料替换鳍的部分来形成该自对准的隔离鳍。自对准的隔离鳍可以通过所使用的光刻工艺的临界尺寸彼此分离。自对准的隔离鳍之间或自对准的隔离鳍和有源鳍之间的间隔可以大致等于或大于有源鳍的间隔。

Self-alignment Structure, Semiconductor Structure and Formation Method for Semiconductor Devices

The invention relates to a semiconductor device and a manufacturing method thereof, and more particularly to a semiconductor device with a self-aligned isolation structure. The present invention provides a self-aligning isolating fin, which can be formed by depositing dielectric material in an opening formed in the spacer layer or by replacing the fin part with dielectric material. Self-aligning fins can be separated from each other by the critical size of the lithography process used. The interval between self-aligned isolating fins or between self-aligned isolating fins and active fins can be approximately equal to or greater than the interval between active fins.

【技术实现步骤摘要】
用于半导体器件的自对准结构、半导体结构及其形成方法
本专利技术的实施例一般地涉及半导体
，更具体地，涉及半导体结构及其形成方法。
技术介绍
半导体集成电路(IC)产业经历了指数增长。IC材料和设计上的技术进步产生了一代又一代IC，其中，每一代都具有比前一代更小且更复杂的电路。在IC发展过程中，功能密度(例如，单位芯片面积上互连器件的数量)通常在增加，同时几何尺寸(例如，可使用制造工艺创建的最小组件(或线))减小。这种按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。
技术实现思路
根据本专利技术的一方面，提供了一种半导体结构，包括：衬底；第一鳍和第二鳍，从所述衬底突出；间隔层，形成在所述衬底上方以及所述第一鳍和所述第二鳍的相对侧壁上；隔离鳍结构，形成在所述间隔层上方以及所述第一鳍和所述第二鳍的相对侧壁之间；介电隔离鳍，邻接所述第一鳍和所述第二鳍以及所述隔离鳍结构；以及栅极结构，形成在所述隔离鳍结构以及所述第一鳍和所述第二鳍上方。根据本专利技术的另一方面，提供了一种形成半导体结构的方法，所述方法包括：形成从衬底突出的第一鳍和第二鳍；在所述衬底上方以及所述第一鳍和所述第二鳍的相对侧壁上形成间隔层，其中，所述间隔层形成介于所述第一鳍和所述第二鳍的相对侧壁之间的开口；在所述开口中形成隔离鳍结构；形成邻接所述第一鳍和所述第二鳍以及所述隔离鳍结构的介电隔离鳍；回蚀刻所述间隔层，使得所述隔离鳍结构、所述第一鳍和所述第二鳍以及所述介电隔离鳍从所述间隔层突出；在所述隔离鳍结构以及所述第一鳍和所述第二鳍上方形成栅极结构；以及在所述栅极结构中形成栅极隔离结构，其中，所述栅极隔离结构形成在所述隔离鳍结构上方。根据本专利技术的又一方面，提供了一种半导体结构，包括：衬底；多个第一鳍和多个第二鳍，从所述衬底突出；介电隔离鳍，形成在所述多个第一鳍和所述多个第二鳍之间，其中，所述介电隔离鳍邻接所述多个第一鳍和所述多个第二鳍；以及平行的多个平行栅极结构，其中，所述多个平行栅极结构中的第一栅极结构形成在所述介电隔离鳍上方。附图说明当结合附图进行阅读时，从以下详细描述可最佳地理解本专利技术的各个方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。图1是根据一些实施例的半导体结构的截面图。图2A-图2C分别是根据一些实施例的在衬底上形成有源鳍结构和间隔层之后部分制造的鳍式结构(fin-basedstructure，又称基于鳍的结构)的等轴视图、截面图和顶视图。图3A-图3C分别是根据一些实施例的在形成自对准的隔离鳍之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图4A-4B分别是根据一些实施例的在回蚀刻隔离层并设置栅极介电层之后部分制造的鳍式结构的等轴视图和截面图。图5A-图5C分别是根据一些实施例的在形成牺牲结构和外延源极/漏极结构之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图5D-图5E是根据一些实施例的在使用回蚀刻和生长方法形成外延源极/漏极结构之后部分制造的鳍式结构的截面图。图6A-图6C分别是在形成层间介电层并实施栅极替换工艺之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图7A-图7C是根据一些实施例的在形成隔离结构之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图8A-图8C是根据一些实施例的在形成源极/漏极接触件之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图8D是根据一些实施例的具有形成在自对准的隔离鳍上方的源极/漏极接触件的部分制造的鳍式结构的截面图。图9A-图9C是根据一些实施例的在衬底上形成有源鳍结构之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图10A-图10C分别是根据一些实施例的在开口中形成自对准的隔离鳍之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图11A-图11C分别是根据一些实施例的在回蚀刻隔离结构之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图12A-图12C分别是根据一些实施例的在形成栅极介电层、牺牲结构和外延源极/漏极结构之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图13A-图13C分别是在形成层间介电层并实施栅极替换工艺之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图14A-图14C分别是根据一些实施例的在形成栅极隔离结构之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图15A-图15C是根据一些实施例的在形成源极/漏极接触件之后部分制造的鳍式结构的等轴视图、截面图和顶视图。图16是根据一些实施例的通过在形成在间隔层中的凹槽中沉积介电材料来形成自对准的隔离鳍的示例性方法的流程图。图17是根据一些实施例的通过用介电材料替换鳍的部分来形成自对准的隔离鳍的示例性方法的流程图。具体实施方式以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且也可以包括在第一部件和第二部件之间可以设置另外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复本身不指示所讨论的各个实施例和/或配置之间的关系。而且，为了便于描述，在此可以使用诸如“在…下方”、“在…下面”、“下部”、“在…之上”、“上部”等空间相对术语以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，并且在此使用的空间相对描述符可以同样地作出相应的解释。本文所用的首字母缩写“FET”是指场效应晶体管。FET的实例是金属氧化物半导体场效应晶体管(MOSFET)。例如，MOSFET可以是(i)在诸如半导体晶圆的衬底的平面中和上创建的平面结构或(ii)创建的垂直结构。术语“FinFET”是指鳍式场效应晶体管，其中，该晶体管是形成在鳍上方并相对于晶圆的平面垂直定向的FET。“S/D”是指形成FET的两个端子的源极/漏极结。本文所用的术语“垂直”是指名义上垂直于衬底的表面。措辞“外延层”是指单晶材料的层或结构。同样，措辞“外延生长”是指单晶材料的层或结构。外延生长的材料可以是掺杂的或未掺杂的。本文所用的术语“标称”是指在产品或工艺的设计阶段期间设置的用于组件或工艺操作的特性或参数的期望值或目标值，以及上文中值的范围和/或下文中期望的值。值的范围可能是由于制造工艺或公差的轻微变化。本文所用的术语“大致”表示给定量的值改变该值的±1％至±5％。本文所用的术语“约”表示给定量的值改变该值的±10％。硅基晶体管的性能和可扩展性接近极限值。例如，随着器件尺寸按比例缩小以实现更高的封装密度，缩小硅基晶体管变得更具挑战性。鳍式场效应晶体管(FinFET)器件可以用于解决这些挑战，因为其紧凑的形状因数(formfactor)和诸如，例如驱动电流增强和亚阈值泄漏减小的改进性能。FinFET使用垂直的器件结构。在鳍中形成FinFET的沟道区，并且在鳍的侧壁和顶面上方设置栅本文档来自技高网...

【技术保护点】
1.一种半导体结构，包括：衬底；第一鳍和第二鳍，从所述衬底突出；间隔层，形成在所述衬底上方以及所述第一鳍和所述第二鳍的相对侧壁上；隔离鳍结构，形成在所述间隔层上方以及所述第一鳍和所述第二鳍的相对侧壁之间；介电隔离鳍，邻接所述第一鳍和所述第二鳍以及所述隔离鳍结构；以及栅极结构，形成在所述隔离鳍结构以及所述第一鳍和所述第二鳍上方。

【技术特征摘要】
2017.08.30 US 62/552,229;2017.10.04 US 15/724,4111.一种半导体结构，包括：衬底；第一鳍和第二鳍，从所述衬底突出；间隔层，形成在所述衬底上方以及所述第一鳍和所述第二鳍的相对侧壁上；隔离鳍结构，形成在所述间隔层上方以及所述第一鳍和所述第二鳍的相对侧壁之间；介电隔离鳍，邻接所述第一鳍和所述第二鳍以及所述隔离鳍结构；以及栅极结构，形成在所述隔离鳍结构以及所述第一鳍和所述第二鳍上方。2.根据权利要求1所述的半导体结构，其中，所述第一鳍和所述第二鳍以及所述隔离鳍结构的顶面共面。3.根据权利要求1所述的半导体结构，还包括位于所述间隔层和所述衬底之间的隔离结构。4.根据权利要求1所述的半导体结构，其中，所述隔离鳍结构和所述第一鳍之间的第一距离等于所述隔离鳍结构与所述第二鳍之间的第二距离。5.根据权利要求1所述的半导体结构，还包括分别位于所述第一鳍和所述第二鳍上的第一外延源极/漏极结构和第二外延源极/漏极结构。6.根据权利要求5所述的半导体结构，其中，所述隔离鳍结构形成在所述第一外延源极/漏极结构和所述第...

【专利技术属性】
技术研发人员：江国诚，王志豪，朱熙甯，程冠伦，潘冠廷，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71