半导体器件制造技术

一种半导体器件包括：熔丝选择电路，其适用于基于时钟信号来产生熔丝组地址信号；熔丝阵列，其包括多个熔丝组，并且适用于基于熔丝组地址信号来从熔丝组顺序地输出熔丝组数据；读取电路，其适用于基于时钟信号和熔丝组数据来顺序地产生读取组数据；以及计算电路，其适用于基于时钟信号和熔丝信息信号来计算熔丝组之中已使用的熔丝组的数量或未使用的熔丝组的数量，该熔丝信息信号包括读取组数据中所包括的多个熔丝读取信号之中的至少一个熔丝读取信号。

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求于2017年8月9日向韩国知识产权局提交的申请号为10-2017-0101159的韩国专利申请的优先权，其公开的全部内容通过引用合并于此。
示例性实施例涉及一种半导体设计技术，并且更具体地，涉及一种半导体器件。
技术介绍
总体而言，半导体器件被设计并制造为包括各种用于测试电特性和电操作的测试模式功能。例如，存储器件通过第一测试模式来检测所包括的多个存储单元是否存在缺陷。当检测到存在缺陷的存储单元时，存储器件使用冗余存储单元来替换存在缺陷的存储单元。即，当存在缺陷的存储单元被冗余存储单元替换时，修复存在缺陷的存储单元成为可能。存储器件使用熔丝等来修复存在缺陷的存储单元。
技术实现思路
在一个实施例中，一种半导体器件可以包括：熔丝选择电路，其适用于基于时钟信号来产生熔丝组地址信号；熔丝阵列，其包括多个熔丝组，并且适用于基于熔丝组地址信号来从熔丝组顺序地输出熔丝组数据；读取电路，其适用于基于时钟信号和熔丝组数据来顺序地产生读取组数据；以及计算电路，其适用于基于时钟信号和熔丝信息信号来计算熔丝组之中已使用的熔丝组的数量或未使用的熔丝组的数量，该熔丝信息信号包本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：熔丝选择电路，其适用于基于时钟信号来产生熔丝组地址信号；熔丝阵列，其包括多个熔丝组，并且适用于基于熔丝组地址信号来从熔丝组顺序地输出熔丝组数据；读取电路，其适用于基于时钟信号和熔丝组数据来顺序地产生读取组数据；以及计算电路，其适用于基于时钟信号和熔丝信息信号来计算熔丝组之中已使用的熔丝组的数量或未使用的熔丝组的数量，所述熔丝信息信号包括读取组数据中所包括的多个熔丝读取信号之中的至少一个熔丝读取信号。

【技术特征摘要】
2017.08.09 KR 10-2017-01011591.一种半导体器件，包括：熔丝选择电路，其适用于基于时钟信号来产生熔丝组地址信号；熔丝阵列，其包括多个熔丝组，并且适用于基于熔丝组地址信号来从熔丝组顺序地输出熔丝组数据；读取电路，其适用于基于时钟信号和熔丝组数据来顺序地产生读取组数据；以及计算电路，其适用于基于时钟信号和熔丝信息信号来计算熔丝组之中已使用的熔丝组的数量或未使用的熔丝组的数量，所述熔丝信息信号包括读取组数据中所包括的多个熔丝读取信号之中的至少一个熔丝读取信号。2.根据权利要求1所述的半导体器件，其中，计算电路包括：延迟块，其适用于将时钟信号延迟预定延迟时间以产生延迟时钟信号；掩蔽块，其适用于基于延迟时钟信号和熔丝信息信号来选择性地掩蔽时钟信号的切换时段；以及计数块，其适用于对从掩蔽块输出的掩蔽时钟信号进行计数以产生与已使用的熔丝组的数量或未使用的熔丝组的数量相对应的计数信号。3.根据权利要求1所述的半导体器件，其中，熔丝读取信号包括表示从熔丝组中选择的熔丝组是否被使用的第一熔丝读取信号，以及第一熔丝读取信号包括熔丝读取信号之中的最低比特位的熔丝读取信号。4.根据权利要求1所述的半导体器件，其中，计算电路包括：延迟块，其适用于将时钟信号延迟预定延迟时间以产生延迟时钟信号；掩蔽控制块，其适用于基于熔丝信息信号来产生掩蔽信息信号；掩蔽块，其适用于基于延迟时钟信号和掩蔽信息信号来选择性地掩蔽时钟信号的切换时段；以及计数块，其适用于对从掩蔽块输出的掩蔽时钟信号进行计数以产生与已使用的熔丝组的数量或未使用的熔丝组的数量相对应的计数信号。5.根据权利要求1所述的半导体器件，其中，熔丝读取信号包括表示从熔丝组中选择的熔丝组是否被使用的第一熔丝读取信号和表示选中的熔丝组是否存在缺陷的第二熔丝读取信号，第一熔丝读取信号包括熔丝读取信号之中的最低比特位的熔丝读取信号，以及第二熔丝读取信号包括除熔丝读取信号之中的最低比特位的熔丝读取信号以外的熔丝读取信号之中的至少一个熔丝读取信号。6.一种半导体器件，包括：熔丝选择电路，其适用于基于时钟信号来产生熔丝组地址信号；熔丝阵列，其包括多个熔丝区域，其中每个熔丝区域包括多个熔丝组，并且所述熔丝阵列适用于基于熔丝组地址信号来在多个读取时段期间顺序地选择熔丝区域之中的单个熔丝区域且在每个读取时段内从熔丝组顺序地输出熔丝组数据；读取电路，其适用于基于时钟信号和熔丝组数据来顺序地产生读取组数据；控制电路，其适用于基于多个熔丝区域选择信号和读取时段识别信号来产生计算控制信号，所述计算控制信号在包括读取时段之中的至少一个读取时段的预定计算时段期间被激活；以及计算电路，其适用于在计算时段期间计算熔丝区域之中的至少一个熔丝区域中所包括的熔丝组之中已使用的熔丝组的数量或未使用的熔丝组的数量，并且适用于基于计算控制信号、时钟信号和熔丝信息信号来计算已使用的熔丝组的数量或未使用的熔丝组的数量，所述熔丝信息信号包括读取组数据中所包括的多个熔丝读取信号之中的至少一个熔丝读取信号。7.根据权利要求6所述的半导体器件，其中，计算电路包括：延迟块，其适用于将时钟信号延迟预定延迟时间以产生延迟时钟信号；掩蔽块，其适用于基于延迟时钟信号和熔丝信息信号来选择性地掩蔽时钟信号的切换时段；以及计数块，其适用于在计算时段期间对从掩蔽块输出的掩蔽时钟信号进行计数以产生计数信号，所述计数信号与已使用的熔丝组的数量或未使用的熔丝组的数量相对应。8.根据权利要求6所述的半导体器件，其中，熔丝读取信号包括表示从熔丝组中选择的熔丝组是否被使用的第一熔丝读取信号，以及第一熔丝读取信号包括熔丝读取信号之中的最低比特位的熔丝读取信号。9.根据权利要求6所述的半导体器件，其中，计算电路包括：延迟块，其适用于将时钟信号延迟预定延迟时间以产生延迟时钟信号；掩蔽控制块，其适用于基于熔丝信息信号来产生掩蔽信息信号；掩蔽块，其适用于基于延迟时钟信号和掩蔽信息信号来选择性地掩蔽时钟信号的切换时段；以及计数块，其适用于在计算时段期间对从掩蔽块输出的掩蔽时钟信号进行计数以产生计数信号，所述计数信号与已使用的熔丝组的数...

【专利技术属性】
技术研发人员：卢映圭，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR