一种半导体结构制造技术

本申请公开了一种半导体结构，该半导体结构包括：堆叠的第一芯片和第二芯片；所述第一芯片和第二芯片均包括器件和接地线，所述第一芯片的接地线与第二芯片的接地线电连接；所述第二芯片还包括用于进行信号传输的焊垫，所述焊垫与所述第二芯片的接地线电连接。在静电放电时，无需在半导体结构的静电放电路径上增加局部二极管对附近的器件进行局部保护，而且，用于连接不同芯片上的接地线的连接结构不会增加芯片的寄生电容，所以，本申请提供的半导体结构，能够在不增加芯片版图面积、不增加芯片成本以及不影响高速信号完整性的前提下，提供静电放电保护。

【技术实现步骤摘要】
一种半导体结构
本申请涉及芯片的静电放电
，尤其涉及一种半导体结构。
技术介绍
集成电路很容易受到静电放电损害，这种损害可能于制造过程中、运输中或不可操控的情况或使用环境下发生。许多静电放电标准，如人体放电模式(HumanBodyModel，HBM)、机器放电模式(MachineModel，MM)，及充电组件模式(ChargedDeviceModel，CDM)，已被建立用来确认电子设备于制造过程中的性能与强健性。半导体结构存在静电放电风险，作为示例，半导体结构通常通过CDM(ChargedDeviceModel，充电组件模式)进行静电放电。为了降低半导体结构存在的静电放电风险，现有的一种半导体结构结构是在半导体结构的静电放电路径上增加局部二极管对附近的器件进行局部保护，然而局部二极管的增加，会导致半导体结构的整个版图面积增加，而版图面积的增加会导致芯片成本升高，而且，对于高速信号，增加的局部二极管引入的寄生电容会影响高速信号的完整性。
技术实现思路
有鉴于此，本申请提供了一种半导体结构，以在不增加芯片版图面积、不增加芯片成本以及不影响高速信号完整性的前提下，提供静电放电保护。为了解本文档来自技高网...

【技术保护点】
1.一种半导体结构，其特征在于，包括：堆叠的第一芯片和第二芯片；所述第一芯片和第二芯片均包括器件和接地线，所述第一芯片的接地线与第二芯片的接地线电连接；所述第二芯片还包括用于进行信号传输的焊垫，所述焊垫与所述第二芯片的接地线电连接。

【技术特征摘要】
1.一种半导体结构，其特征在于，包括：堆叠的第一芯片和第二芯片；所述第一芯片和第二芯片均包括器件和接地线，所述第一芯片的接地线与第二芯片的接地线电连接；所述第二芯片还包括用于进行信号传输的焊垫，所述焊垫与所述第二芯片的接地线电连接。2.根据权利要求1所述的半导体结构，其特征在于，所述第一芯片、第二芯片均还包括位于芯片表层的导电插塞，所述第一芯片、第二芯片中的导电插塞与其所在芯片的接地线电连接，所述第一芯片的导电插塞与第二芯片的导电插塞电连接。3.根据权利要求1所述的半导体结构，其特征在于，所述第一芯片、第二芯片均包括衬底和位于所述衬底上的若干层互连线，所述若干层互连线中的至少一层互连线作为所述接地线。4.根据权利要求1所述的半导体结构，其特征在于，所述第一芯片、第二芯片中，其中之一为存储芯片、另一为外围电路芯片。5.根据权利要求1所述的半导体结构，其特征在于，所述第一芯片的器件与第二芯片的器件电连接。6.根据权利要求1-5任一项所述的半导体结构，其特征在于，所述第一芯片的接地线和所述第二芯片的接地线之间还连接有电源嵌位电路。7.根据权利要求1-5任一项所述的半导体结构，其特征在于，所述接...

【专利技术属性】
技术研发人员：李志国，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42