一种功率器件芯片及其制造方法技术

本发明专利技术公开了一种功率器件芯片，包括：N型衬底；N型外延层，形成于N型衬底厚度方向一表面上；沟槽，形成于N型外延层内；P型体区，形成于N型外延层内并与沟槽两侧邻接；N+型源区，形成于P型体区内并与沟槽两侧邻接；沟槽内侧壁形成有氮氧化硅层，沟槽底部形成有厚氧化硅层，氮氧化硅层外形成有氧化硅层，厚氧化硅层上形成有半绝缘多晶硅层，半绝缘多晶硅层上填充有多晶硅，多晶硅填满沟槽；以及功率器件芯片的制备方法，在底部厚氧化层上制作半绝缘氧化硅作为过渡缓冲层，降低了应力，进一步提高了器件可靠性，制成器件的性能和可靠性都大幅提高。

【技术实现步骤摘要】
一种功率器件芯片及其制造方法
本专利技术涉及半导体
，尤其涉及一种功率器件芯片及其制造方法。
技术介绍
沟槽型垂直双扩散场效应晶体管(VDMOS)在制作时，需要在沟槽内通过热氧化形成二氧化硅绝缘层，然后填充导电多晶硅形成栅极，在应用过程中随着应用环境电压越来越高，沟槽底部的氧化层需要承受很高的电压，而目前制造过程中，通过干法和湿法刻蚀过程中现有都无法避免对沟槽内壁和底部造成损伤，形成损伤层，造成沟槽底部形成的氧化层通常质量不好，耐压能力差，极大的限制了沟槽结构在高压功率器件中的应用。
技术实现思路
有鉴于此，本专利技术提供了一种高可靠性功率器件芯片及其制备方法。本专利技术采用的技术手段如下：第一导电类型的衬底；形成在所述衬底上表面的第一导电类型的外延层，所述外延层上形成有沟槽；所述沟槽内侧壁形成有氮氧化硅层，所述沟槽底部以及所述氮氧化硅层外均形成有氧化硅层，所述沟槽底部的氧化层的厚度大于所述氮氧化硅层外的氧化硅层，所述沟槽底部的氧化硅层上形成有半绝缘多晶硅层，所述半绝缘多晶硅层上用多晶硅填满所述沟槽；体区，形成于所述外延层内并与所述沟槽两侧邻接；源区，形成于所述体区内并与所述沟槽两本文档来自技高网...

【技术保护点】
1.一种功率器件芯片，其特征在于：其包括：第一导电类型的衬底；形成在所述衬底上表面的第一导电类型的外延层，所述外延层上形成有沟槽；所述沟槽内侧壁形成有氮氧化硅层，所述沟槽底部以及所述氮氧化硅层外均形成有氧化硅层，所述沟槽底部的氧化层的厚度大于所述氮氧化硅层外的氧化硅层，所述沟槽底部的氧化硅层上形成有半绝缘多晶硅层，所述半绝缘多晶硅层上用多晶硅填满所述沟槽；体区，形成于所述外延层内并与所述沟槽两侧邻接；源区，形成于所述体区内并与所述沟槽两侧邻接；介质层，形成于所述多晶硅上，并覆盖部分所述源区及所述体区；第一金属层，形成于所述体区、部分所述源区及所述介质层上；第二金属层，形成于所述衬底的下表面。

【技术特征摘要】
1.一种功率器件芯片，其特征在于：其包括：第一导电类型的衬底；形成在所述衬底上表面的第一导电类型的外延层，所述外延层上形成有沟槽；所述沟槽内侧壁形成有氮氧化硅层，所述沟槽底部以及所述氮氧化硅层外均形成有氧化硅层，所述沟槽底部的氧化层的厚度大于所述氮氧化硅层外的氧化硅层，所述沟槽底部的氧化硅层上形成有半绝缘多晶硅层，所述半绝缘多晶硅层上用多晶硅填满所述沟槽；体区，形成于所述外延层内并与所述沟槽两侧邻接；源区，形成于所述体区内并与所述沟槽两侧邻接；介质层，形成于所述多晶硅上，并覆盖部分所述源区及所述体区；第一金属层，形成于所述体区、部分所述源区及所述介质层上；第二金属层，形成于所述衬底的下表面。2.根据权利要求1所述的功率器件芯片，其特征在于：所述第一导电类型为N型导电材料，所述体区为向所述外延层注入P型离子并退火，在所述外延层内部形成P型的所述体区；在所述体区内注入N型离子，在所述体区内部形成N+型所述源区。3.根据权利要求1所述的功率器件芯片，其特征在于：所述半绝缘多晶硅层的厚度小于所述沟槽底部的氧化硅层的厚度。4.根据权利要求1所述的功率器件芯片，其特征在于：所述半绝缘多晶硅层的氧含量为15％-20％。5.一种功率器件芯片的制造方法，其特征在于，至少包括如下步骤：在第一导电类型的衬底上形成第一导电类型的外延层，在所述外延层的上表面由表面向内制作沟槽；对形成有所述沟槽的所述外延层表面、沟槽侧壁和底部上进...

【专利技术属性】
技术研发人员：林河北，葛立志，覃事治，徐衡，
申请(专利权)人：深圳市金誉半导体有限公司，
类型：发明
国别省市：广东,44