一种功率器件保护芯片及其制作方法技术

本发明专利技术提供一种功率器件保护芯片及其制作方法，包括：提供第一导电类型的衬底；在所述衬底上表面生长第二导电类型的第一外延层；在所述第一外延层上表面形成第一导电类型的第二外延层；形成贯穿所述第二外延层并延伸至所述第一外延层的第一沟槽；在所述第一沟槽内交替形成第二导电类型的第三外延层以及第四导电类型的第四外延层；在所述第一沟槽的侧壁形成第一介质层；形成贯穿所述衬底和所述第一外延层并与所述第一沟槽连接的第二沟槽；在所述第二沟槽内形成多晶硅层；在所述第二外延层上表面形成第一电极；在所述衬底的下表面形成第二电极，从而降低了工艺难度，提高了功率器件保护芯片的性能。

【技术实现步骤摘要】
一种功率器件保护芯片及其制作方法
本专利技术涉及半导体
，具体涉及一种功率器件保护芯片及其制作方法。
技术介绍
功率器件保护芯片是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容功率器件保护芯片适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。静电放电(ESD)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰功率器件保护芯片通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，功率器件保护芯片可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。目前的功率器件保护芯片在性能上仍不能满足现有技术对电路保护的需求，因此，需要对功率器件保护芯片的制造工艺进行改进，从而提高功率器件保护芯片的性能。
技术实现思路
本专利技术正是基于上述问题，提出了一种功率器件保护芯片及其制作方法，能够降低工艺难度，从而提高功率器件保护芯片的性能。有鉴于此，本专利技术实施例一方面提出了一种功率器件保护芯片，该功率器件保护芯片包括：第一导电类型的衬底；第二导电类型的第一外延层，生长于所述衬底上表面；第一导电类型的第二外延层，形成于所述第一外延层上表面；第一沟槽，贯穿所述第二外延层并延伸至所述第一外延层；交替形成于所述第一沟槽内的第二导电类型的第三外延层以及第一导电类型的第四外延层，所述第三外延层至少为两个且所述第一沟槽底部的外延层为第三外延层；第一介质层，形成于所述第一沟槽侧壁；第二沟槽，贯穿所述衬底以及所述第一外延层并与所述第一沟槽连接；多晶硅层，形成于所述第二沟槽内且一端与所述第三外延层连接；第一电极，形成于所述第二外延层的上表面；第二电极，形成于所述衬底的下表面并分别与所述衬底和所述多晶硅层连接。进一步地，所述衬底的掺杂浓度高于所述第二外延层的掺杂浓度，所述第二外延层的掺杂浓度与所述第四外延层的掺杂浓度大致相同。进一步地，所述第一外延层的掺杂浓度与所述第三外延层的掺杂浓度大致相同，且所述第一外延层的掺杂浓度和所述第三外延层的掺杂浓度均高于所述第二外延层的掺杂浓度和所述第四外延层的掺杂浓度。进一步地，所述第三外延层的数量为两个，所述第四外延层的数量为一个，所述第四外延层形成于两个所述第三外延层的中间，与所述第一金属层连接的外延层为第三外延层。进一步地，所述第三外延层的数量为两个，所述第四外延层的数量为两个，与所述第一金属层连接的外延层为第四外延层。本专利技术实施例另一方面提供一种功率器件保护芯片的制作方法，该方法包括：提供第一导电类型的衬底；在所述衬底上表面生长第二导电类型的第一外延层；在所述第一外延层上表面形成第一导电类型的第二外延层；形成贯穿所述第二外延层并延伸至所述第一外延层的第一沟槽；在所述第一沟槽内交替形成第二导电类型的第三外延层以及第四导电类型的第四外延层，所述第三外延层至少为两个且所述第一沟槽底部的外延层为第三外延层；在所述第一沟槽的侧壁形成第一介质层；形成贯穿所述衬底和所述第一外延层并与所述第一沟槽连接的第二沟槽；在所述第二沟槽内形成多晶硅层，且所述多晶硅层的一端与所述第三外延层连接；在所述第二外延层上表面形成第一电极；在所述衬底的下表面形成与分别与所述衬底和所述多晶硅层连接的第二电极。进一步地，所述衬底的掺杂浓度高于所述第二外延层的掺杂浓度，所述第二外延层的掺杂浓度与所述第四外延层的掺杂浓度大致相同。进一步地，所述第一外延层的掺杂浓度与所述第三外延层的掺杂浓度大致相同，且所述第一外延层的掺杂浓度和所述第三外延层的掺杂浓度均高于所述第二外延层的掺杂浓度和所述第四外延层的掺杂浓度。进一步地，所述第三外延层的数量为两个，所述第四外延层的数量为一个，所述第四外延层形成于两个所述第三外延层的中间，与所述第一金属层连接的外延层为第三外延层。进一步地，所述第三外延层的数量为两个，所述第四外延层的数量为两个，与所述第一金属层连接的外延层为第四外延层。本专利技术实施例的技术方案通过提供第一导电类型的衬底；在所述衬底上表面生长第二导电类型的第一外延层；在所述第一外延层上表面形成第一导电类型的第二外延层；形成贯穿所述第二外延层并延伸至所述第一外延层的第一沟槽；在所述第一沟槽内交替形成第二导电类型的第三外延层以及第四导电类型的第四外延层，所述第三外延层至少为两个且所述第一沟槽底部的外延层为第三外延层；在所述第一沟槽的侧壁形成第一介质层；形成贯穿所述衬底和所述第一外延层并与所述第一沟槽连接的第二沟槽；在所述第二沟槽内形成多晶硅层，且所述多晶硅层的一端与所述第三外延层连接；在所述第二外延层上表面形成第一电极；在所述衬底的下表面形成与分别与所述衬底和所述多晶硅层连接的第二电极。本专利技术实施例提出的技术方案可以降低工艺难度，从而提供功率器件保护芯片的性能。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术的一个实施例提供的功率器件保护芯片的制作方法的流程示意图；图2是本专利技术的一个实施例提供的功率器件保护芯片的结构示意图；图3至图10是本专利技术的一个实施例提供的功率器件保护芯片的制作方法步骤的结构示意图；图11是本专利技术的一个实施例提供的功率器件保护芯片结构的等效电路图；图中：1、衬底；2、第一外延层；3、第二外延层；4、第一沟槽；5、第三外延层；6、第四外延层；7、第三外延层；8、隔离沟槽；9、第一介质层；10、第二沟槽；11、多晶硅层；12、第一电极；13、第二电极；a1、第一二极管；a2、第二二极管；b1、第三二极管；b2、第四二极管；c1、第五二极管；c2、第六二极管。具体实施方式以下将参阅附图更详细地描述本专利技术。在各个附图中，相同的元件使用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本专利技术。但正如本文档来自技高网...

【技术保护点】
1.一种功率器件保护芯片，其特征在于，包括：第一导电类型的衬底；第二导电类型的第一外延层，生长于所述衬底上表面；第一导电类型的第二外延层，形成于所述第一外延层上表面；第一沟槽，贯穿所述第二外延层并延伸至所述第一外延层；交替形成于所述第一沟槽内的第二导电类型的第三外延层以及第一导电类型的第四外延层，所述第三外延层至少为两个且所述第一沟槽底部的外延层为第三外延层；第一介质层，形成于所述第一沟槽侧壁；第二沟槽，贯穿所述衬底以及所述第一外延层并与所述第一沟槽连接；多晶硅层，形成于所述第二沟槽内且一端与所述第三外延层连接；第一电极，形成于所述第二外延层的上表面；第二电极，形成于所述衬底的下表面并分别与所述衬底和所述多晶硅层连接。

【技术特征摘要】
1.一种功率器件保护芯片，其特征在于，包括：第一导电类型的衬底；第二导电类型的第一外延层，生长于所述衬底上表面；第一导电类型的第二外延层，形成于所述第一外延层上表面；第一沟槽，贯穿所述第二外延层并延伸至所述第一外延层；交替形成于所述第一沟槽内的第二导电类型的第三外延层以及第一导电类型的第四外延层，所述第三外延层至少为两个且所述第一沟槽底部的外延层为第三外延层；第一介质层，形成于所述第一沟槽侧壁；第二沟槽，贯穿所述衬底以及所述第一外延层并与所述第一沟槽连接；多晶硅层，形成于所述第二沟槽内且一端与所述第三外延层连接；第一电极，形成于所述第二外延层的上表面；第二电极，形成于所述衬底的下表面并分别与所述衬底和所述多晶硅层连接。2.根据权利要求1所述的功率器件保护芯片，其特征在于，所述衬底的掺杂浓度高于所述第二外延层的掺杂浓度，所述第二外延层的掺杂浓度与所述第四外延层的掺杂浓度大致相同。3.根据权利要求2所述的功率器件保护芯片，其特征在于，所述第一外延层的掺杂浓度与所述第三外延层的掺杂浓度大致相同，且所述第一外延层的掺杂浓度和所述第三外延层的掺杂浓度均高于所述第二外延层的掺杂浓度和所述第四外延层的掺杂浓度。4.根据权利要求1所述的功率器件保护芯片，其特征在于，所述第三外延层的数量为两个，所述第四外延层的数量为一个，所述第四外延层形成于两个所述第三外延层的中间，与所述第一金属层连接的外延层为第三外延层。5.根据权利要求1所述的功率器件保护芯片，其特征在于，所述第三外延层的数量为两个，所述第四外延层的数量为两个，与所述第一金属层连接的外延层为第四外延层。6.一种功率器件保护芯片的制作方法，...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：盛世瑶兰深圳科技有限公司，
类型：发明
国别省市：广东,44