一种瞬态电压抑制器及其制作方法技术

本发明专利技术提供一种瞬态电压抑制器及其制作方法，包括：在第一导电类型的衬底中形成第一沟槽和第二沟槽；形成第二导电类型的外延层，包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽和所述第二沟槽内形成的第二部分；在所述衬底和所述外延层交界处形成覆盖所述第一沟槽和所述第二沟槽上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底上表面的第一介质层；在所述衬底内形成覆盖所述第一沟槽下表面的第二介质层以及覆盖所述第二沟槽下表面的第三介质层，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层边缘；在所述外延层上表面形成第一电极；在所述衬底下表面形成第二电极，从而降低了器件制造成本。

【技术实现步骤摘要】
一种瞬态电压抑制器及其制作方法
本专利技术涉及半导体
，具体涉及一种瞬态电压抑制器及其制作方法。
技术介绍
瞬态电压抑制器(TVS，即TransientVoltageSuppressor)是一种用来保护敏感半导体器件，使其免遭瞬态电压浪涌破坏而特别设计的固态半导体器件，它具有箝位系数小、体积小、响应快、漏电流小和可靠性高等优点，因而在电压瞬变和浪涌防护上得到了广泛的应用。低电容TVS适用于高频电路的保护器件，因为它可以减少寄生电容对电路的干扰，降低高频电路信号的衰减。静电放电(ESD，Electro-Staticdischarge)以及其他一些电压浪涌形式随机出现的瞬态电压，通常存在于各种电子器件中。随着半导体器件日益趋向小型化、高密度和多功能，电子器件越来越容易受到电压浪涌的影响，甚至导致致命的伤害。从静电放电到闪电等各种电压浪涌都能诱导瞬态电流尖峰，瞬态电压抑制器通常用来保护敏感电路受到浪涌的冲击。基于不同的应用，瞬态电压抑制器可以通过改变浪涌放电通路和自身的箝位电压来起到电路保护作用。目前常用的沟槽瞬态电压抑制器只能实现单向保护，如果需要进行双向保护需要将多个瞬态电压抑制器串联或并联在一起，增大了器件面积和制造成本。
技术实现思路
本专利技术正是基于上述问题，提出了一种瞬态电压抑制器及其制作方法，能够简化工艺，从而极大地降低了器件制造成本。有鉴于此，本专利技术实施例一方面提出了一种瞬态电压抑制器，该瞬态电压抑制器包括：第一导电类型的衬底；第一沟槽和第二沟槽，形成于所述外延层内；第二导电类型的外延层，包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽和所述第二沟槽内的第二部分；第一介质层，注入形成于所述衬底和所述外延层交界处并覆盖所述第一沟槽和所述第二沟槽的上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底的上表面；第二介质层和第三介质层，分别注入形成于所述衬底内并覆盖所述第一沟槽和所述第二沟槽的下表面，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层的边缘；第一电极，形成于所述外延层的上表面并与所述外延层连接；第二电极，形成于所述衬底的下表面并与所述衬底连接。进一步地，所述第一介质层完全覆盖所述第一沟槽和所述第二沟槽的上表面，并且所述第一介质层的两端延伸出所述第一沟槽和所述第二沟槽的上表面之外。进一步地，所述第二介质层完全覆盖所述第一沟槽的下表面，并且所述第二介质层在所述外延层内的一端延伸出所述第一沟槽的下表面之外。进一步地，所述第三介质层完全覆盖所述第二沟槽的下表面，并且所述第三介质层在所述外延层内的一端延伸出所述第二沟槽的下表面之外。进一步地，所述第一沟槽和所述第二沟槽对称，所述第一介质层和所述第二介质层对称。本专利技术实施例另一方面提供一种瞬态电压抑制器的制作方法，该方法包括：提供第一导电类型的衬底；在所述衬底中形成第一沟槽和第二沟槽；形成第二导电类型的外延层，所述外延层包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽内和所述第二沟槽内形成的第二部分；在所述衬底和所述外延层交界处注入形成覆盖所述第一沟槽和所述第二沟槽的上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底的上表面的第一介质层；在所述衬底内注入形成覆盖所述第一沟槽的下表面的第二介质层以及覆盖所述第二沟槽的下表面的第三介质层，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层的边缘；在所述外延层的上表面形成与所述外延层连接的第一电极；在所述衬底的下表面形成与所述衬底连接的第二电极。进一步地，所述第一介质层完全覆盖所述第一沟槽和所述第二沟槽的上表面，并且所述第一介质层的两端延伸出所述第一沟槽和所述第二沟槽的上表面之外。进一步地，所述第二介质层完全覆盖所述第一沟槽的下表面，并且所述第二介质层在所述外延层内的一端延伸出所述第一沟槽的下表面之外。进一步地，所述第三介质层完全覆盖所述第二沟槽的下表面，并且所述第三介质层在所述外延层内的一端延伸出所述第二沟槽的下表面之外。进一步地，所述第一沟槽和所述第二沟槽对称，所述第一介质层和所述第二介质层对称。本专利技术实施例的技术方案通过提供第一导电类型的衬底；在所述衬底中形成第一沟槽和第二沟槽；形成第二导电类型的外延层，所述外延层包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽内和所述第二沟槽内形成的第二部分；在所述衬底和所述外延层交界处注入形成覆盖所述第一沟槽和所述第二沟槽的上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底的上表面的第一介质层；在所述衬底内注入形成覆盖所述第一沟槽的下表面的第二介质层以及覆盖所述第二沟槽的下表面的第三介质层，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层的边缘；在所述外延层的上表面形成与所述外延层连接的第一电极；在所述衬底的下表面形成与所述衬底连接的第二电极。本专利技术能够简化工艺，从而极大地降低了器件制造成本。附图说明为了更清楚地说明本专利技术实施例的技术方案，下面对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本专利技术的一些实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1是本专利技术的一个实施例提供的瞬态电压抑制器的制作方法的流程示意图；图2是本专利技术的一个实施例提供的瞬态电压抑制器的结构示意图；图3至图6是本专利技术的一个实施例提供的瞬态电压抑制器的制作方法步骤的结构示意图；图7是本专利技术的一个实施例提供的瞬态电压抑制器结构的等效电路图；图中：1、衬底；2、第一沟槽；3、第二沟槽；4、外延层；41、第一部分；42、第二部分；5、第一介质层；6、第二介质层；7、第三介质层；8、第一电极；9、第二电极；a1、第一二极管；a2、第二二极管；a3、第三二极管；b1、第四二极管；b2、第五二极管；b3、第六二极管。具体实施方式以下将参阅附图更详细地描述本专利技术。在各个附图中，相同的元件使用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。如果为了描述直接位于另一层、另一个区域上面的情形，本文将使用“A直接在B上面”或“A在B上面并与之邻接”的表述方法。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本专利技术的许多特定的细节，例如器件的结构、材料、尺寸、处理方法和技术，以便更清楚地理解本专利技术。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本专利技术。以下结合图1至图7对本专利技术实施例提供的一种瞬态电压抑制器及其制作方法进行详细说明。下面参阅附图，对本发本文档来自技高网...

【技术保护点】
1.一种瞬态电压抑制器，其特征在于，包括：第一导电类型的衬底；第一沟槽和第二沟槽，形成于所述外延层内；第二导电类型的外延层，包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽和所述第二沟槽内的第二部分；第一介质层，注入形成于所述衬底和所述外延层交界处并覆盖所述第一沟槽和所述第二沟槽的上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底的上表面；第二介质层和第三介质层，分别注入形成于所述衬底内并覆盖所述第一沟槽和所述第二沟槽的下表面，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层的边缘；第一电极，形成于所述外延层的上表面并与所述外延层连接；第二电极，形成于所述衬底的下表面并与所述衬底连接。

【技术特征摘要】
1.一种瞬态电压抑制器，其特征在于，包括：第一导电类型的衬底；第一沟槽和第二沟槽，形成于所述外延层内；第二导电类型的外延层，包括形成于所述衬底上表面的第一部分，以及分别形成于所述第一沟槽和所述第二沟槽内的第二部分；第一介质层，注入形成于所述衬底和所述外延层交界处并覆盖所述第一沟槽和所述第二沟槽的上表面，以及所述第一沟槽和所述第二沟槽之间的所述衬底的上表面；第二介质层和第三介质层，分别注入形成于所述衬底内并覆盖所述第一沟槽和所述第二沟槽的下表面，所述第二介质层和所述第三介质层分别沿着相互背离的方向延伸至所述外延层的边缘；第一电极，形成于所述外延层的上表面并与所述外延层连接；第二电极，形成于所述衬底的下表面并与所述衬底连接。2.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第一介质层完全覆盖所述第一沟槽和所述第二沟槽的上表面，并且所述第一介质层的两端延伸出所述第一沟槽和所述第二沟槽的上表面之外。3.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第二介质层完全覆盖所述第一沟槽的下表面，并且所述第二介质层在所述外延层内的一端延伸出所述第一沟槽的下表面之外。4.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第三介质层完全覆盖所述第二沟槽的下表面，并且所述第三介质层在所述外延层内的一端延伸出所述第二沟槽的下表面之外。5.根据权利要求1所述的瞬态电压抑制器，其特征在于，所述第一沟槽和所述第二沟槽对称，所述第一介质层和所述第二介质层对称。6.一种瞬态电压抑制器的制作方法，其包括...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：盛世瑶兰深圳科技有限公司，
类型：发明
国别省市：广东,44