一种功率器件芯片制造技术

本实用新型专利技术公开了一种功率器件芯片，包括：N型衬底；N型外延层，形成于N型衬底厚度方向一表面上；沟槽，形成于N型外延层内；P型体区，形成于N型外延层内并与沟槽两侧邻接；N+型源区，形成于P型体区内并与沟槽两侧邻接；沟槽内侧壁形成有氮氧化硅层，沟槽底部形成有厚氧化硅层，氮氧化硅层外形成有氧化硅层，厚氧化硅层上形成有半绝缘多晶硅层，半绝缘多晶硅层上填充有多晶硅，多晶硅填满沟槽；本实用新型专利技术的功率器件芯片在底部厚氧化层上制作半绝缘氧化硅作为过渡缓冲层，降低了应力，进一步提高了器件可靠性，制成器件的性能和可靠性都大幅提高。

A Power Device Chip

【技术实现步骤摘要】
一种功率器件芯片
本技术涉及半导体
，尤其涉及一种功率器件芯片。
技术介绍
沟槽型垂直双扩散场效应晶体管(VDMOS)在制作时，需要在沟槽内通过热氧化形成二氧化硅绝缘层，然后填充导电多晶硅形成栅极，在应用过程中随着应用环境电压越来越高，沟槽底部的氧化层需要承受很高的电压，而目前制造过程中，通过干法和湿法刻蚀过程中现有都无法避免对沟槽内壁和底部造成损伤，形成损伤层，造成沟槽底部形成的氧化层通常质量不好，耐压能力差，极大的限制了沟槽结构在高压功率器件中的应用。
技术实现思路
有鉴于此，本技术提供了一种高可靠性功率器件芯片。本技术采用的技术手段如下：第一导电类型的衬底；形成在所述衬底上表面的第一导电类型的外延层，所述外延层上形成有沟槽；所述沟槽内侧壁形成有氮氧化硅层，所述沟槽底部以及所述氮氧化硅层外均形成有氧化硅层，所述沟槽底部的氧化层的厚度大于所述氮氧化硅层外的氧化硅层，所述沟槽底部的氧化硅层上形成有半绝缘多晶硅层，所述半绝缘多晶硅层上用多晶硅填满所述沟槽；体区，形成于所述外延层内并与所述沟槽两侧邻接；源区，形成于所述体区内并与所述沟槽两侧邻接；介质层，形成于所述多晶硅上，并覆盖部分所述源区及所述体区；第一金属层，形成于所述体区、部分所述源区及所述介质层上；第二金属层，形成于所述衬底的下表面。本技术提供的一种功率器件芯片，在沟槽侧并采用氮氧化硅作为栅介质材料，降低了沟道漏电，提升了器件可靠性，而沟槽的底部采用厚氧化层，提升了沟槽底部耐压能力，在沟槽内填充的多晶硅材料和底部厚氧化层之间使用半绝缘氧化硅作为过渡缓冲层，降低了应力，提高了器件可靠性。附图说明图1为本技术的功率器件芯片的剖面结构示意图；图2至图10为本技术实施例中所提供的功率器件芯片的制造方法各个步骤的示意图。具体实施方式以下结合附图对本技术的原理和特征进行描述，所举实例只用于解释本技术，并非用于限定本技术的范围。本实施例提供一种功率器件芯片，其包括：第一导电类型的衬底1；形成在所述衬底1上表面的第一导电类型的外延层2，所述外延层上形成有沟槽；沟槽内侧壁形成有氮氧化硅层5，沟槽底部以及氮氧化硅层5外均形成有氧化硅层6，沟槽底部的氧化层的厚度大于氮氧化硅层5外的氧化硅层6，沟槽底部的氧化硅层6上形成有半绝缘多晶硅层7，半绝缘多晶硅层7上用多晶硅8填满沟槽；体区3，形成于外延层2内并与沟槽两侧邻接；源区4，形成于体区3内并与沟槽两侧邻接；介质层9，形成于多晶硅8上，并覆盖部分源区4及体区3；第一金属层10，形成于体区3、部分源区4及介质层9上；第二金属层11，形成于衬底1的下表面。本技术提供的一种功率器件芯片，在沟槽侧并采用氮氧化硅作为栅介质材料，降低了沟道漏电，提升了器件可靠性，而沟槽的底部采用厚氧化层，提升了沟槽底部耐压能力，在沟槽内填充的多晶硅8材料和底部厚氧化层之间使用半绝缘氧化硅作为过渡缓冲层，降低了应力，提高了器件可靠性。具体的，如图1所示，本技术提供的一种功率器件芯片，其包括：第一导电类型的衬底1；其中第一导电类型的材料为N型导电材料；第一导电类型的外延层2，形成于衬底1的上表面；沟槽，形成于外延层2内，本技术中沟槽的形成是在外延层2远离衬底1的在厚度的表面上向内形成，深度不达到衬底1；体区3，形成于外延层2内并与沟槽两侧邻接；其中体区3的材料为为P型导电材料，通过P型离子并退火的方式在沟槽的两侧的外延层2内形成弧形的P型的体区3，其与沟槽两侧邻接；源区4，形成于体区3内并与沟槽两侧邻接，通过N型离子注入的方式在沟槽的两侧的体区3内形成弧形的N+型的源区4，其与沟槽两侧邻接；优选的，所述体区3为P型体区3，所述源区4为N+型源区4。沟槽内侧壁形成有氮氧化硅层5，沟槽底部形成有氧化硅层6，氮氧化硅层5外形成有氧化硅层6，沟槽底部的氧化硅层6上形成有半绝缘多晶硅层7，半绝缘多晶硅层7上填充有多晶硅8，多晶硅8填满沟槽，其中半绝缘多晶硅层7的厚度小于沟槽底部的氧化硅层6的厚度，半绝缘多晶硅层7的氧含量为15％-20％；优选的，所述半绝缘多晶硅层7的厚度小于3000埃。优选的，所述沟槽底部的氧化硅层6的厚度小于5000埃。优选的，所述氮氧化硅层5的厚度为200～1000埃。优选的，所述氮氧化硅层延伸至所述沟槽底部。功率器件芯片还包括：介质层9，形成于沟槽上方的多晶硅8上，并覆盖部分源区4，其中介质层9将沟槽上方的多晶硅8全部覆盖，并且覆盖住部分靠近沟槽的源区4；源极接触孔，形成于体区3和部分源区4上方，源极接触孔内填满金属，源极接触孔内的金属连接上体区3和部分源区4，其中未源极接触孔内的金属覆盖的其余体区3部分被介质层9覆盖，被介质层9及源极接触孔上覆盖有第一金属层10；衬底1的下表面上形成有第二金属层11。另外的，本实施例的另一方面还提供上述的一种功率器件芯片的制造方法，至少包括如下步骤：在第一导电类型的衬底1上形成第一导电类型的外延层2，在外延层2的上表面由表面向内制作沟槽；对形成有沟槽的外延层2表面、沟槽侧壁和底部上进行高温氮化形成氮氧化硅层5；刻蚀去除外延层2表面和沟槽底部的氮氧化硅层5，所述氮氧化硅层延伸至所述沟槽底部，所述氮氧化硅层5的厚度为200～1000埃；对外延层2表面和沟槽底部进行热氧化形成氧化硅层6；在所述氧化硅层6以及氮氧化硅层5的外侧制作第一多晶硅层21；将第一多晶硅层21进行热氧化形成氧化硅层6，所述沟槽底部的氧化硅层6的厚度小于5000埃；在沟槽底部的氧化硅层6上制作半绝缘多晶硅层7，所述半绝缘多晶硅层7的厚度小于3000埃；在半绝缘多晶硅层7上用多晶硅8填满沟槽；在外延层2上邻接沟槽的两侧制作出体区3，在体区3内邻接沟槽制作出源区4，在体区3和源区4以及沟槽上制作介质层9，在介质层9内刻蚀出源极接触孔，在介质层9上和源极接触孔内制作第一金属层10；在衬底1的下表面上形成第二金属层11。本技术所提供一种功率器件芯片的制造方法，采用氮氧化硅作为栅介质材料，能够降低沟道漏电，提升了器件可靠性；并且沟槽的底部用多晶硅材料辅助的方法形成厚氧化层，有效提升了沟槽底部耐压能力；在制作常规多晶硅8导电材料前，先在底部厚氧化层上制作半绝缘氧化硅作为过渡缓冲层，降低了应力，进一步提高了器件可靠性，制成器件的性能和可靠性都大幅提高。具体的，本实施例提供的一种功率器件芯片的制备方法，具体包括如下步骤：S1.在第一导电类型的衬底1上形成第一导电类型的外延层2，在外延层2的上表面由表面向内制作沟槽；具体的，本实施例中第一导电类型为N型导电材料，本实施例中可以采用本领域常规的方法在衬底1上生成外延层2，在外延层2由上表面向内刻蚀出本技术所需的沟槽；如图2所示。S2.对形成有沟槽的外延层2表面、沟槽侧壁和底部上进行高温氮化形成氮氧化硅层5；具体的，在氨气或笑气气氛下，在温度为600℃至1000℃的高温环境下进行氮化，外延层2表面、沟槽侧壁和底部上均形成氮氧化硅层5；如图3所示。S3.刻蚀去除外延层2表面和沟槽底部的氮氧化硅层5；具体的，使用干法刻蚀去除外延层2表面和沟槽底部的氮氧化硅层5，保留沟槽侧壁上的氮氧化硅层5，沟槽侧壁上的氮氧化硅作为栅介质材料，降低了沟道漏电，本文档来自技高网...

【技术保护点】
1.一种功率器件芯片，其特征在于：其包括：第一导电类型的衬底；形成在所述衬底上表面的第一导电类型的外延层，所述外延层上形成有沟槽；所述沟槽内侧壁形成有氮氧化硅层，所述沟槽底部以及所述氮氧化硅层外均形成有氧化硅层，所述沟槽底部的氧化层的厚度大于所述氮氧化硅层外的氧化硅层，所述沟槽底部的氧化硅层上形成有半绝缘多晶硅层，所述半绝缘多晶硅层上用多晶硅填满所述沟槽；体区，形成于所述外延层内并与所述沟槽两侧邻接；源区，形成于所述体区内并与所述沟槽两侧邻接；介质层，形成于所述多晶硅上，并覆盖部分所述源区及所述体区；第一金属层，形成于所述体区、部分所述源区及所述介质层上；第二金属层，形成于所述衬底的下表面。

【技术特征摘要】
1.一种功率器件芯片，其特征在于：其包括：第一导电类型的衬底；形成在所述衬底上表面的第一导电类型的外延层，所述外延层上形成有沟槽；所述沟槽内侧壁形成有氮氧化硅层，所述沟槽底部以及所述氮氧化硅层外均形成有氧化硅层，所述沟槽底部的氧化层的厚度大于所述氮氧化硅层外的氧化硅层，所述沟槽底部的氧化硅层上形成有半绝缘多晶硅层，所述半绝缘多晶硅层上用多晶硅填满所述沟槽；体区，形成于所述外延层内并与所述沟槽两侧邻接；源区，形成于所述体区内并与所述沟槽两侧邻接；介质层，形成于所述多晶硅上，并覆盖部分所述源区及所述体区；第一金属层，形成于所述体区、部分所述源区及所述介质层上；第二金属层，形成于所述衬底的下表面。2.根据权利要求1所述的功率器件芯片，其特征在于：所述第一导电类型为N型导电材料。3.根据权利要求1所述的功率器件芯片，其特...

【专利技术属性】
技术研发人员：林河北，葛立志，覃事治，徐衡，
申请(专利权)人：深圳市金誉半导体有限公司，
类型：新型
国别省市：广东,44