半导体器件制造技术

提供了一种半导体器件。半导体器件包括在衬底上彼此相邻的第一逻辑单元和第二逻辑单元、以及在第一逻辑单元与第二逻辑单元之间在第一方向上延伸的混合分离结构。每个逻辑单元包括：第一有源图案和第二有源图案，第一有源图案和第二有源图案在与第一方向相交的第二方向上延伸，并且在第一方向上彼此间隔开；以及栅电极，在第一方向上延伸并跨越第一有源图案和第二有源图案，并且所述多个栅电极以栅极间距间隔开。混合分离结构包括将第一逻辑单元的第一有源图案与第二逻辑单元的第一有源图案分离的第一分离结构；以及第一分离结构上的第二分离结构。第一分离结构的宽度大于栅极间距。

semiconductor device

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本专利申请要求2018年2月28日向韩国知识产权局递交的韩国专利申请10-2018-0024411的优先权，其全部公开内容通过引用完整地合并于此。
根据本公开的装置、设备和制品涉及半导体器件，更具体地，涉及包括场效应晶体管的半导体器件。
技术介绍
半导体器件由于其尺寸小、多功能性和/或制造成本低而在电子工业是有益的。半导体器件可以包括存储逻辑数据的半导体存储器件、处理逻辑数据的操作的半导体逻辑器件和具有存储元件和逻辑元件二者的混合半导体器件。随着电子工业的先进发展，半导体器件越来越需要高集成度。例如，越来越多地要求半导体器件具有包括高可靠性、高速度和/或多功能性的特性。半导体器件逐渐变得更复杂和更高度集成以满足这些要求的特性。
技术实现思路
一个方面是提供一种包括具有增强的电特性的场效应晶体管在内的半导体器件。根据示例性实施例的一方面，提供了一种半导体器件，包括：第一逻辑单元和第二逻辑单元，所述第一逻辑单元和所述第二逻辑单元在衬底上彼此相邻；以及混合分离结构，在所述第一逻辑单元与所述第二逻辑单元之间在第一方向上延伸，其中，所述第一逻辑单元和所述第二逻辑单元中的本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：第一逻辑单元和第二逻辑单元，所述第一逻辑单元和所述第二逻辑单元在衬底上彼此相邻；以及混合分离结构，所述混合分离结构在所述第一逻辑单元与所述第二逻辑单元之间在第一方向上延伸，其中，所述第一逻辑单元和所述第二逻辑单元中的每一个包括：第一有源图案和第二有源图案，所述第一有源图案和所述第二有源图案在与所述第一方向相交的第二方向上延伸并且在所述第一方向上彼此间隔开；以及多个栅电极，在所述第一方向上延伸并跨越所述第一有源图案和所述第二有源图案，所述多个栅电极以栅极间距间隔开，并且其中，所述混合分离结构包括：第一分离结构，所述第一分离结构将所述第一逻辑单元的第一有源图案与所述第二逻...

【技术特征摘要】
2018.02.28 KR 10-2018-00244111.一种半导体器件，包括：第一逻辑单元和第二逻辑单元，所述第一逻辑单元和所述第二逻辑单元在衬底上彼此相邻；以及混合分离结构，所述混合分离结构在所述第一逻辑单元与所述第二逻辑单元之间在第一方向上延伸，其中，所述第一逻辑单元和所述第二逻辑单元中的每一个包括：第一有源图案和第二有源图案，所述第一有源图案和所述第二有源图案在与所述第一方向相交的第二方向上延伸并且在所述第一方向上彼此间隔开；以及多个栅电极，在所述第一方向上延伸并跨越所述第一有源图案和所述第二有源图案，所述多个栅电极以栅极间距间隔开，并且其中，所述混合分离结构包括：第一分离结构，所述第一分离结构将所述第一逻辑单元的第一有源图案与所述第二逻辑单元的第一有源图案分离；以及第二分离结构，所述第二分离结构在所述第一分离结构上，其中，所述第一分离结构的宽度大于所述栅极间距。2.根据权利要求1所述的半导体器件，其中，所述第二分离结构在所述第一方向上延伸，并且将所述第一逻辑单元的第二有源图案与所述第二逻辑单元的第二有源图案分离。3.根据权利要求2所述的半导体器件，其中，所述第一有源图案包括所述第一有源图案的第一上部上的多个第一源/漏区，所述第二有源图案包括所述第二有源图案的第二上部上的多个第二源/漏区，所述第一分离结构设置在所述第一逻辑单元的第一源/漏区与所述第二逻辑单元的第一源/漏区之间，以及所述第二分离结构设置在所述第一逻辑单元的第二源/漏区与所述第二逻辑单元的第二源/漏区之间。4.根据权利要求3所述的半导体器件，其中，所述多个第一源/漏区具有第一导电率，并且所述多个第二源/漏区具有不同于所述第一导电率的第二导电率。5.根据权利要求2所述的半导体器件，其中，在所述第二有源图案上的所述第二分离结构的第一底面的第一最低水平面高于在所述第一分离结构上的所述第二分离结构的第二底面的第二最低水平面。6.根据权利要求1所述的半导体器件，其中，所述第二有源图案在所述第一方向上与所述第一分离结构间隔开。7.根据权利要求1所述的半导体器件，其中，所述第二分离结构包括在所述第二分离结构的相对侧处的第一分段和第二分段，其中，所述第一分段和所述第二分段在所述第二方向上彼此间隔开，并且其中，所述第一分段和所述第二分段之间的分段间距与所述栅极间距相同。8.根据权利要求7所述的半导体器件，其中，随着所述第二分离结构的底面的水平面从所述第一分段接近所述第二分段，所述第二分离结构的底面的水平面下降然后上升。9.根据权利要求1所述的半导体器件，还包括：第一栅极侧墙和第二栅极侧墙，其中，所述第一栅极侧墙设置在所述第二分离结构的第一侧壁上，并且所述第二栅极侧墙设置在所述第二分离结构的与所述第一侧壁相对的第二侧壁上。10.根据权利要求1所述的半导体器件，其中，所述第二分离结构包括所述第一分离结构上的一对第二分离结构，其中，所述一对第二分离结构之间的分离间距与所述栅极间距相同。11.根据权利要求10所述的半导体器件，其中，所述第二有源图案包括所述第二有源图案的上部上的多个第二源/漏区，其中，所述一对第二分离结构在所述第一方向上延伸并且跨越所述第二有源图案，并且其中，所述多个第二源/漏区中的至少一个第二源/漏区设置在所述一对第二分离结构之间。12.根据权利要求10所述的半导体器件，其中，所述一对第二分离结构中的一个第二分离结构和与所述一个第二分离结构相邻的栅电极具有与所述栅极间距相同的间距。13.根据权利要求1所述的半导体器件，其中，所述多个栅电极中的第一栅...

【专利技术属性】
技术研发人员：宋泰中，都桢湖，李昇映，郑钟勋，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR