三维存储器、MOS场效应晶体管及其制作方法技术

本发明专利技术提供了一种三维存储器、MOS场效应晶体管及其制作方法，该晶体管包括：半导体衬底；位于半导体衬底上的栅绝缘层；位于所述栅绝缘层上的栅电极，所述栅电极包括位于所述栅绝缘层上的俘获层，其中所述俘获层包括碳硅化合物或者碳锗硅化合物。本发明专利技术提供了一种MOS场效应晶体管及其制作方法，阻挡层中靠近栅绝缘层的一侧加入了俘获层，并且俘获层的材料为碳硅化合物或者碳锗硅化合物，使得稳态时俘获层中的硼浓度大于阻挡层和金属硅化物层中的硼浓度，并且阻挡层中的硼浓度和金属硅化物层中的硼浓度差距在减小，可以有效降低硼分凝系数，进而解决栅极耗尽的问题。

Three-dimensional memory, MOS field effect transistor and its fabrication method

The invention provides a three-dimensional memory, a MOS field effect transistor and a fabrication method thereof. The transistor comprises a semiconductor substrate, a gate insulating layer on a semiconductor substrate, a gate electrode on the gate insulating layer, and a capture layer on the gate insulating layer, wherein the capture layer comprises a capture layer on the gate insulating layer. Carbon-silicon compounds or carbogermanium-silicon compounds. The present invention provides a MOS field effect transistor and its fabrication method. A capture layer is added to one side of the barrier layer near the gate insulation layer, and the material of the capture layer is carbosilane or carbogermanium silicon compound, so that the concentration of boron in the capture layer is higher than that in the barrier layer and the metal silicide layer at steady state, and the capture layer is blocked. The difference between the boron concentration in the barrier layer and that in the metal silicide layer is decreasing, which can effectively reduce the boron segregation coefficient and solve the problem of grid depletion.

【技术实现步骤摘要】
三维存储器、MOS场效应晶体管及其制作方法
本专利技术主要涉及半导体制造领域，尤其涉及一种三维存储器、MOS场效应晶体管及其制作方法。
技术介绍
为了克服二维存储器件的限制，业界已经研发了具有三维(3D)结构的存储器件，通过将存储器单元三维地布置在衬底之上来提高集成密度。在例如3DNAND闪存的三维存储器件中，三维存储器件可包括存储阵列和外围电路。存储阵列可包括核心(core)区和阶梯区。阶梯区用来供存储阵列各层中的栅极层引出接触部。这些栅极层作为存储阵列的字线，执行编程、擦写、读取等操作。外围电路为存储阵列实现功能，主要包括为存储阵列供电，具备逻辑运算以及静电防护的作用。由于外围电路需要具备逻辑运算能力，因此外围电路中布置了大量的MOS管。通常在栅极层中加入金属硅化物以降低栅极层的接触阻抗，从而降低器件的工作电压，提高电路的工作速度。由于后续制程通常是高温条件，因此金属硅化物通常使用耐高温性能较好的硅化钨(WSi2)。在进行掺杂步骤时，例如掺杂硼时，金属化合物和阻挡层之间的硼分凝系数(boronsegregationcoefficient)非常大，这将会导致PMOS场效应晶体管中出现严重的栅极耗尽。因此需要解决MOS管中因为金属硅化物的加入导致的栅极耗尽的问题。
技术实现思路
本专利技术要解决的技术问题是如何降低因为金属硅化物的加入导致的栅极耗尽。为解决上述技术问题，本专利技术提供了一种MOS场效应晶体管，包括：半导体衬底；位于半导体衬底上的栅绝缘层；位于所述栅绝缘层上的栅电极，所述栅电极包括位于所述栅绝缘层上的俘获层，其中所述俘获层包括碳硅化合物或者碳锗硅化合物。在本专利技术的一实施例中，所述栅电极还包括依次位于所述俘获层上的阻挡层和金属硅化物层。在本专利技术的一实施例中，所述俘获层、阻挡层和金属硅化物层内掺杂有硼。在本专利技术的一实施例中，所述俘获层的硼浓度大于所述阻挡层内的硼浓度。在本专利技术的一实施例中，所述俘获层的厚度为10-100nm。在本专利技术的一实施例中，所述阻挡层的厚度为100-200nm。在本专利技术的一实施例中，所述碳锗硅化合物的化学式为Si1-x-yGexCy，其中0.2≤x≤0.25，0.5％≤y≤1.2％。在本专利技术的一实施例中，所述碳硅化合物的化学式为Si1-xCx，其中0.5％≤x≤1.2％。在本专利技术的一实施例中，所述阻挡层的材料为多晶硅；以及/或者所述金属硅化物层的材料为硅化钨。在本专利技术的一实施例中，还包括位于所述栅电极两侧衬底中的源区和漏区。在本专利技术的一实施例中，所述MOS场效应晶体管为PMOS管。本专利技术还提供一种三维存储器，所述三维存储器中设置有如上所述的MOS场效应晶体管。本专利技术还提供一种MOS场效应晶体管的制作方法，包括以下步骤：提供半导体衬底；在所述半导体衬底上形成栅绝缘层；在所述栅绝缘层上形成栅电极，包括在所述栅绝缘层上形成俘获层，其中所述俘获层包括碳硅化合物或者碳锗硅化合物。在本专利技术的一实施例中，在所述栅绝缘层上形成栅电极的步骤还包括：在所述俘获层上形成阻挡层；以及在所述阻挡层上形成金属硅化物层。在本专利技术的一实施例中，在所述栅绝缘层上形成俘获层的步骤包括在所述俘获层中掺杂硼。在本专利技术的一实施例中，所述俘获层的厚度为10-100nm。在本专利技术的一实施例中，所述阻挡层的厚度为100-200nm。在本专利技术的一实施例中，所述碳锗硅化合物的化学式为Si1-x-yGexCy，其中0.2≤x≤0.25，0.5％≤y≤1.2％。在本专利技术的一实施例中，所述碳硅化合物的化学式为Si1-xCx，其中0.5％≤x≤1.2％。在本专利技术的一实施例中，所述阻挡层的材料为多晶硅；以及/或者所述金属硅化物层的材料为硅化钨。与现有技术相比，本专利技术具有以下优点：本专利技术提供了一种MOS场效应晶体管及其制作方法，阻挡层中靠近栅绝缘层的一侧加入了俘获层，并且俘获层的材料为碳硅化合物或者碳锗硅化合物，使得稳态时俘获层中的硼浓度大于阻挡层和金属硅化物层中的硼浓度，并且阻挡层中的硼浓度和金属硅化物层中的硼浓度差距在减小，可以有效降低硼分凝系数，进而解决栅极耗尽的问题。附图说明图1是一种MOS场效应晶体管的示意图。图2是一种MOS场效应晶体管中硼浓度分布的示意图。图3是本专利技术一实施例的一种MOS场效应晶体管的示意图。图4是本专利技术一实施例的一种MOS场效应晶体管中硼浓度分布的示意图。图5是本专利技术一实施例的一种MOS场效应晶体管的制作方法的流程图。图6A-6E是本专利技术一实施例的一种MOS场效应晶体管的制作方法的示例性过程的剖面示意图。具体实施方式为让本专利技术的上述目的、特征和优点能更明显易懂，以下结合附图对本专利技术的具体实施方式作详细说明。在下面的描述中阐述了很多具体细节以便于充分理解本专利技术，但是本专利技术还可以采用其它不同于在此描述的其它方式来实施，因此本专利技术不受下面公开的具体实施例的限制。如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。在详述本专利技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本专利技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。如
技术介绍
所介绍，MOS场效应晶体管应用于逻辑器件中。MOS场效应晶体管包括栅极、源极区和漏极区。源极区和漏极区之间包括沟道区。栅极和沟道区之间包括栅绝缘层。对衬底进行P型掺杂或N型掺杂可以形成源极区、漏极区和沟道区，以使MOS场效应晶体管具有一定的电气性能。当源极区和漏极区进行P型掺杂时，MOS场效应晶体管的类型为PMOS场效应晶体管。当源极区和漏极区进行N型掺杂时，MOS场效应晶体管的类型为NMOS场效应晶体管。为了简化起见，下文附图描述中省略了源极区和漏极区。图1是一种MOS场效应晶体管100的示意图。如图1所示，MOS场效应晶体管100包括衬底101、栅绝缘层102和栅电极103。栅电极103包括多晶硅层104和金属硅化物层105。从底部开始依次形成衬底101、栅绝缘层102、多晶硅层104和金属硅化物层105。在制作MOS场效应晶体管100时将硼(B)掺入多晶硅层104中，在后期的退火过程中，随着时间的推移，硼会扩散到金属硅化物层105。到达稳态本文档来自技高网...

【技术保护点】
1.一种MOS场效应晶体管，包括：半导体衬底；位于半导体衬底上的栅绝缘层；位于所述栅绝缘层上的栅电极，所述栅电极包括位于所述栅绝缘层上的俘获层，其中所述俘获层包括碳硅化合物或者碳锗硅化合物。

【技术特征摘要】
1.一种MOS场效应晶体管，包括：半导体衬底；位于半导体衬底上的栅绝缘层；位于所述栅绝缘层上的栅电极，所述栅电极包括位于所述栅绝缘层上的俘获层，其中所述俘获层包括碳硅化合物或者碳锗硅化合物。2.如权利要求1所述的MOS场效应晶体管，其特征在于，所述栅电极还包括依次位于所述俘获层上的阻挡层和金属硅化物层。3.如权利要求2所述的MOS场效应晶体管，其特征在于，所述俘获层、阻挡层和金属硅化物层内掺杂有硼。4.如权利要求3所述的MOS场效应晶体管，其特征在于，所述俘获层的硼浓度大于所述阻挡层内的硼浓度。5.如权利要求1所述的MOS场效应晶体管，其特征在于，所述俘获层的厚度为10-100nm。6.如权利要求2或5所述的MOS场效应晶体管，其特征在于，所述阻挡层的厚度为100-200nm。7.如权利要求1所述的MOS场效应晶体管，其特征在于，所述碳锗硅化合物的化学式为Si1-x-yGexCy，其中0.2≤x≤0.25，0.5％≤y≤1.2％。8.如权利要求1所述的MOS场效应晶体管，其特征在于，所述碳硅化合物的化学式为Si1-xCx，其中0.5％≤x≤1.2％。9.如权利要求1或8所述的MOS场效应晶体管，其特征在于，所述阻挡层的材料为多晶硅；以及/或者所述金属硅化物层的材料为硅化钨。10.如权利要求1所述的MOS场效应晶体管，其特征在于，还包括位于所述栅电极两侧衬底中的源区和漏区。11.如权利要求1所述的MOS场效应晶体管，其特征在于，所述MOS场效应晶体管为P...

【专利技术属性】
技术研发人员：汪宗武，江宁，田武，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42