集成电路仿真方法技术

一种集成电路(IC)仿真方法包括：(a)提供系统级电路的设计网表，其中所述系统级电路包括第一子电路；(b)提供基于所述第一子电路的操作而确定的第一行为模型，其中所述第一行为模型是一个或多个相应的行为级参数的函数；(c)将第一变化纳入所述第一行为模型的所述一个或多个行为级参数中的每一者中；以及(d)基于纳入有所述第一变化的所述第一行为模型的所述一个或多个行为级参数对所述系统级电路进行仿真。

【技术实现步骤摘要】
集成电路仿真方法
本专利技术实施例通常涉及仿真方法，且更具体来说，涉及集成电路仿真方法。
技术介绍
一般而言，新集成电路(integratedcircuit，IC)的设计工艺包括使用电子设计自动化(ElectronicDesignAutomation，EDA)工具的若干步骤。在(集成)电路的初始原理图设计期间，设计者识别出一组函数，以沿其标准延迟包含在初始原理图设计中的及。设计者使用计算机实作工具来执行功能仿真，以确保所述设计执行其预期功能。在对原理图设计进行布局之前，设计者通常执行预先仿真。所述预先仿真将装置特性考虑在内，以提供对电路性能(例如，模拟设计及数字设计中的性能，包括数字设计中的定时性能)的估计。如果所述设计在预先仿真时满足电路性能要求，则设计者开始平面布置(floorplan)阶段及布局阶段以使用电子设计自动化工具的放置及布线引擎来产生实际集成电路布局。如果预先仿真识别出显着的性能问题，则设计者在继续进行布局之前对所述设计进行修改。在布局工艺之后，用户通过使用电子设计自动化工具执行设计规则检查(designrulecheck，DRC)、布局和原理图一致性比较(layoutversusschematic，LVS)及电阻电容提取(RCextraction)来对所述设计进行验证。在例子中，电阻电容提取工具将由布线器产生的连接层的导电(例如，金属)线的布局考虑在内并计算与每一导电线相关联的寄生电阻及电容组件。随后，通过除装置特性之外也将寄生电阻及电容组件考虑在内，进行后仿真来对电路性能进行验证。随着几何尺寸为40纳米、30纳米、或20纳米或更小的先进技术节点的出现，在电路中，处理条件(例如，处理温度、处理压力等)及/或环境条件(例如，供应电压、工作温度)的波动会随机地造成装置特性的各种变化，继而会改变电路的性能。因此，需要一种考虑到上述变化的电子设计自动化工具。
技术实现思路
本专利技术实施例提供一种集成电路(IC)仿真方法。集成电路仿真方法包括：(a)提供系统级电路的设计网表，其中所述系统级电路包括第一子电路；(b)提供基于所述第一子电路的操作而确定的第一行为模型，其中所述第一行为模型是一个或多个相应的行为级参数的函数；(c)将第一变化纳入所述第一行为模型的所述一个或多个行为级参数中的每一者中；以及(d)基于纳入有所述第一变化的所述第一行为模型的所述一个或多个行为级参数对所述系统级电路进行仿真。附图说明结合附图阅读以下详细说明，会最好地理解本专利技术的各个方面。应注意，各种特征未必按比例进行绘制。事实上，为清晰论述起见，可任意地增大或减小所述各种特征的尺寸。图1绘示根据一些实施例的在考虑到变化的情况下对系统级电路进行仿真的系统的示例性方块图。图2绘示根据一些实施例的系统级电路的示例性方块图。图3绘示根据一些实施例的一种在考虑到一个或多个全局角(globalcorner)的情况下对系统级电路进行仿真的方法的流程图。图4说明根据一些实施例的一种在考虑到一个或多个局部失配变化的情况下对系统级电路进行仿真的方法的流程图。具体实施方式以下公开内容阐述了用于专利技术目标的不同特征的各种示例性实施例。下文阐述组件及布置的具体例子以简化本
技术实现思路
。当然，这些仅为例子且并非旨在进行限制。举例来说，应理解，当称一组件“连接至”或“耦合至”另一组件时，所述组件可直接连接至或耦合至所述另一组件，抑或可存在一个或多个中间组件。本专利技术实施例提供了在使用自下而上的仿真流程对系统级电路进行仿真时对各种变化(例如，由于工艺变化而引起的同一组件(例如，晶体管、线、电阻器、电容器等)的不同实例之间的随机失配)的影响加以考虑的系统及方法的各种实施例。更具体来说，在一些实施例中，此种所公开的自下而上的仿真流程使用行为模型来表征构成系统级电路的每一子电路，并且将所述各种变化纳入行为模型(或“进行后端注释”)以作为行为模型的相应的“行为级参数”(或子电路级参数)。如此一来，在将变化的影响考虑在内的同时，可通过作为各个行为级参数的函数的每一子电路自己的行为模型来对每一子电路进行阐述(仿真)。利用各自具有行为级参数的此种函数，每一子电路可响应于各自的一组行为输入而具有各自的一组行为输出。因此，可通过根据系统级电路的设计(即，子电路如何彼此耦合/交互作用)使每一子电路的(所仿真)行为输入/输出相关联来容易地实现系统级仿真(例如，系统级电路的输出响应)。此外，将变化纳入每一子电路的行为模型可通过所仿真行为输入与输出之间的上述的关联性，而自发地将系统级仿真将各变化中的一个或多个考虑在内。在一些实施例中，上述变化可被认为“全局地”或“局部地”被考虑在内(即，纳入行为模型)。当一个或多个变化“全局地”纳入子电路的行为模型时，所述变化中的每一者可被视为与子电路的设计参数(例如，电压电平、温度、工艺变化等)对应的全局角(例如，工艺角等)，且所述全局角可使行为模型的相应的行为级参数相应地进行变化。如此一来，每一子电路的行为输出可根据全局角的纳入而变化。通常，每一电路(子电路)可包括待考虑的各种全局角。子电路的每一全局角可被称为上述设计参数中的一个设计参数的极值，在所述极值内子电路仍可恰当地发挥作用。在一些实施例中，所述各种全局角可集中至分别表示相应子电路性能的极值的更少数目的“全局设计角”或“全局角”(例如(举例来说)快-快角、慢-慢角等)，此将在下文进一步详细论述。在一些其他实施例中，当一个或多个变化“局部地”纳入子电路的行为模型时，可基于装置变量的概率分布来阐述每一变化，其中每一装置变量对应于子电路的组件的设计参数(例如，子电路的金属氧化物半导体场效晶体管的通道宽度、子电路的金属氧化物半导体场效晶体管的通道长度、子电路的金属氧化物半导体场效晶体管的阈值电压等)。且将一个或多个变化(装置变量)“局部地”纳入每一子电路的相应的装置/组件。因此，可通过各别的行为级参数来建构将装置变量考虑在内的每一子电路的行为模型，且因此每一子电路的行为输出可将装置变量考虑在内，此将在下文进一步详细论述。图1是根据各种实施例的用于对全局地及局部地纳入一个或多个变化作为构成系统级电路的每一子电路的行为输入的系统级电路进行仿真的系统100的示例性方块图。系统100包括至少一个非暂态计算机可读存储媒体120，所述至少一个非暂态计算机可读存储媒体120用于存储表示包括多个标准库单元的集成电路(IC)的层的原理图设计的数据，所述多个标准库单元将包含于半导体衬底中。同一存储媒体120或不同存储媒体(图中未示出)存储电子设计自动化(EDA)工具140所使用的数据及指令。如图所示，存储媒体120包括但不限于原理图设计及单元信息122、包括变化信息(在下文阐述)的技术档案124以及软件程序指令126。在一些实施例中，原理图设计及单元信息122包括系统级电路的网表123以及系统级电路的设计者所规定的操作参数。一般来说，此种网表123包括分别对应于子电路的多个子网表，其中所述多个子电路(子网表)彼此之间进行耦合以提供系统级电路所用以执行的一个或多个逻辑功能及/或模拟功能。在一些实施例中，系统级电路可包括但不限于系统芯片(system-on-chip，SoC)电路。所属领域中的普通技术人员应理解，系统芯片电本文档来自技高网...

【技术保护点】
一种集成电路仿真方法，其特征在于，包括：(a)提供系统级电路的设计网表，其中所述系统级电路包括第一子电路；(b)提供基于所述第一子电路的操作而确定的第一行为模型，其中所述第一行为模型是一个或多个相应的行为级参数的函数；(c)将第一变化纳入所述第一行为模型的所述一个或多个行为级参数中的每一者中；以及(d)基于纳入有所述第一变化的所述第一行为模型的所述一个或多个行为级参数对所述系统级电路进行仿真。

【技术特征摘要】
2016.11.29 US 62/427,736;2017.02.22 US 15/439,7941.一种集成电路仿真方法，其特征在于，包括：(a)提供系统级电路的设计网表，其中所述系统级电路包括第一...

【专利技术属性】
技术研发人员：郭晋诚，胡伟毅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71