晶体管及其形成方法技术

一种晶体管及其形成方法，所述形成方法包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底内形成凹槽；在所述凹槽内形成第一外延层，所述第一外延层内具有掺杂离子；在所述栅极结构两侧的侧壁上形成掩膜层，所述掩膜层位于所述第一外延层上且露出部分第一外延层表面；在所述掩膜层露出的第一外延层上形成第二外延层，所述第二外延层内具有与第一外延层类型相同的掺杂离子，与所述第一外延层形成源漏掺杂区。本发明专利技术提供的晶体管的形成方法，可以减小源漏掺杂区与栅极结构之间的寄生电容，从而减少了半导体器件之间信号延迟现象的发生几率，进而提高了晶体管的性能。

【技术实现步骤摘要】
晶体管及其形成方法
本专利技术涉及半导体制造领域，特别涉及一种晶体管及其形成方法。
技术介绍
随着半导体技术的不断发展，载流子迁移率增强技术获得了广泛的研究和应用，提高沟道区的载流子迁移率能够增大MOS器件的驱动电流，提高器件的性能。现有半导体器件制作工艺中，由于应力可以改变硅材料的能隙和载流子迁移率，因此通过应力来提高MOS晶体管的性能成为越来越常用的手段。具体地，通过适当控制应力，可以提高载流子(NMOS晶体管中的电子，PMOS晶体管中的空穴)迁移率，进而提高驱动电流，以此极大地提高MOS晶体管的性能。目前，采用嵌入式锗硅(EmbeddedSiGe)技术可以提高PMOS晶体管的性能，具体地说，在需要形成源漏掺杂区的区域先形成锗硅材料，然后再进行掺杂形成PMOS晶体管的源漏掺杂区；形成所述锗硅材料是为了引入硅和锗硅(SiGe)之间晶格失配形成的压应力，提高PMOS晶体管中空穴的迁移率。相应的，采用嵌入式碳硅(EmbeddedSiC)技术，即在需要形成源漏掺杂区的区域先形成碳硅材料，然后再进行掺杂形成NMOS晶体管的源漏掺杂区；形成所述碳硅材料是为了引入硅和碳硅之间晶格失配形成的拉应力，提高NMOS晶体管中电子的迁移率。嵌入式锗硅技术或嵌入式碳硅技术的引入在一定程度上可以提高半导体器件的载流子迁移率，但是在实际应用中发现，嵌入式锗硅技术或嵌入式碳硅技术的引入容易导致晶体管栅极结构周围的寄生电容较高，从而影响晶体管的性能。
技术实现思路
本专利技术解决的技术问题是提供一种晶体管及其形成方法，以提高晶体管的性能。为解决上述技术问题，本专利技术提供一种晶体管的形成方法，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底内形成凹槽；在所述凹槽内形成第一外延层，所述第一外延层内具有掺杂离子；在所述栅极结构两侧的侧壁上形成掩膜层，所述掩膜层位于所述第一外延层上且露出部分第一外延层表面；在所述掩膜层露出的第一外延层上形成第二外延层，所述第二外延层内具有与第一外延层类型相同的掺杂离子，与所述第一外延层形成源漏掺杂区。可选的，采用选择性外延工艺形成所述第一外延层和第二外延层。可选的，形成所述第一外延层的步骤包括：在选择性外延工艺过程中原位掺杂N型或者P型离子，形成所述第一外延层。可选的，在选择性外延工艺过程中原位掺杂N型离子，形成所述第一外延层，所述原位掺杂N型离子的工艺参数包括：腔室压强为10-600toor，腔室温度为650-850℃，H2气体流量为2000-20000sccm，HCl气体流量为30-150sccm，SiH2Cl2气体流量为50-1000sccm，PH3气体流量为10-2000sccm；或者，在选择性外延工艺过程中原位掺杂P型离子形成所述第一外延层，所述原位掺杂P型离子的工艺参数包括：腔室压强为8-300toor，腔室温度为600-850℃，H2气体流量为1000-30000sccm，HCl气体流量为10-200sccm，SiH2Cl2气体流量为20-2000sccm，GeH4气体流量为10-500sccm，B2H6气体流量为5-100sccm。可选的，形成所述第二外延层的步骤包括：在选择性外延工艺过程中原位掺杂N型或者P型离子，形成所述第二外延层。可选的，原位掺杂N型离子，形成所述第二外延层，所述原位掺杂N型离子的工艺参数包括：腔室压强为10-600toor，腔室温度为650-850℃，H2气体流量为2000-20000sccm，HCl气体流量为30-150sccm，SiH2Cl2气体流量为50-1000sccm，PH3气体流量为30-2000sccm；或者原位掺杂P型离子形成所述第二外延层，所述原位掺杂P型离子的工艺参数包括：腔室压强为8-300toor，腔室温度为600-850℃，H2气体流量为1000-30000sccm，HCl气体流量为10-200sccm，SiH2Cl2气体流量为20-2000sccm，GeH4气体流量为0-500sccm，B2H6气体流量为5-100sccm。可选的，在形成第二外延层之前，形成所述掩膜层之后，所述形成方法还包括：对位于第一外延层下方的基底进行第一掺杂处理，所述第一掺杂处理的掺杂类型与所述第一外延层的掺杂类型相同；第一掺杂处理后，进行第一退火工艺处理。可选的，所述第一退火工艺为尖峰退火，所述尖峰退火的工艺温度为950-1050℃。可选的，在形成第二外延层之后，所述形成方法还包括：对所述第二外延层顶部进行第二掺杂处理，所述第二掺杂处理的掺杂离子类型与所述第二外延层的掺杂离子类型相同；第二掺杂处理后，进行第二退火工艺处理。可选的，所述第二退火工艺处理的步骤包括：采用尖峰退火、激光退火或快速退火的方式进行第二退火工艺处理。可选的，所述掩膜层的材料为低k介质材料。可选的，所述掩膜层的材料为SiN、SiCN或者SiBCN。可选的，所述掩膜层的厚度为可选的，形成所述掩膜层的步骤包括：在栅极结构顶部和栅极结构侧壁上覆盖掩膜材料层，位于所述栅极结构侧壁上的掩膜材料层为所述掩膜层，位于所述栅极结构顶部的掩膜材料层为保护层。可选的，所述晶体管为N型器件，所述第一外延层和第二外延层的材料为Si或者SiC；或者，所述晶体管为P型器件，所述第一外延层和第二外延层的材料为Si或者SiGe。可选的，所述提供基底的步骤包括：形成衬底以及位于所述衬底上的多个分立鳍部；所述形成栅极结构的步骤包括：形成横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和侧壁；所述形成凹槽的步骤包括：刻蚀位于栅极结构两侧的部分厚度的鳍部，在所述栅极结构两侧的鳍部内形成凹槽。相应的，本专利技术还提供一种晶体管，包括：基底；位于所述基底上的栅极结构；位于所述栅极结构两侧基底内的凹槽；位于所述凹槽内的第一外延层，所述第一外延层内具有掺杂离子；位于所述栅极结构两侧侧壁上的掩膜层，所述掩膜层位于所述第一外延层上且露出部分第一外延层表面；位于掩膜层露出的第一外延层上的第二外延层，所述第二外延层具有与所述第一外延层类型相同的掺杂离子，与所述第一外延层构成源漏掺杂区。可选的，所述掩膜层的材料为低k介质材料。可选的，所述掩膜层的材料为SiN、SiNC或者SiCB。可选的，所述掩膜层的厚度为与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供的晶体管的形成方法，通过在栅极结构两侧的基底内形成凹槽，然后在所述凹槽内形成第一外延层，之后在所述栅极结构两侧的侧壁上形成掩膜层，且所述掩膜层位于所述第一外延层上且露出部分第一外延层表面，再在所述掩膜层露出的第一外延层上形成第二外延层，所述第一外延层与所述第二外延层相连，共同构成了源漏掺杂区。由于在栅极结构两侧形成了掩膜层，所述掩膜层可以占据所述第一外延层上方靠近栅极结构的空间，从而使后续形成的第二外延层到栅极结构的距离增大，也就是说增大了源漏掺杂区到栅极结构的距离，从而减小了源漏掺杂区与栅极结构之间的寄生电容，且减少了半导体器件之间信号延迟现象的发生几率，进而提高了晶体管的性能。可选方案中，所述掩膜层的材料为低k介质材料，也就是说减小了源漏掺杂区与栅极结构之间介质的介电常数，从而减小了源漏掺杂区与栅极结构之间的寄生电容，从而减少半导体器件之间信号延迟现象的发生几率，进而本文档来自技高网...

【技术保护点】
一种晶体管的形成方法，其特征在于，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底内形成凹槽；在所述凹槽内形成第一外延层，所述第一外延层内具有掺杂离子；在所述栅极结构两侧的侧壁上形成掩膜层，所述掩膜层位于所述第一外延层上且露出部分第一外延层表面；在所述掩膜层露出的第一外延层上形成第二外延层，所述第二外延层内具有与第一外延层类型相同的掺杂离子，与所述第一外延层形成源漏掺杂区。

【技术特征摘要】
1.一种晶体管的形成方法，其特征在于，包括：提供基底；在所述基底上形成栅极结构；在所述栅极结构两侧的基底内形成凹槽；在所述凹槽内形成第一外延层，所述第一外延层内具有掺杂离子；在所述栅极结构两侧的侧壁上形成掩膜层，所述掩膜层位于所述第一外延层上且露出部分第一外延层表面；在所述掩膜层露出的第一外延层上形成第二外延层，所述第二外延层内具有与第一外延层类型相同的掺杂离子，与所述第一外延层形成源漏掺杂区。2.如权利要求1所述的晶体管的形成方法，其特征在于，采用选择性外延工艺形成所述第一外延层和第二外延层。3.如权利要求2所述的晶体管的形成方法，其特征在于，形成所述第一外延层的步骤包括：在选择性外延工艺过程中原位掺杂N型或者P型离子，形成所述第一外延层。4.如权利要求3所述的晶体管的形成方法，其特征在于，在选择性外延工艺过程中原位掺杂N型离子，形成所述第一外延层，所述原位掺杂N型离子的工艺参数包括：腔室压强为10-600toor，腔室温度为650-850℃，H2气体流量为2000-20000sccm，HCl气体流量为30-150sccm，SiH2Cl2气体流量为50-1000sccm，PH3气体流量为10-2000sccm；或者，在选择性外延工艺过程中原位掺杂P型离子形成所述第一外延层，所述原位掺杂P型离子的工艺参数包括：腔室压强为8-300toor，腔室温度为600-850℃，H2气体流量为1000-30000sccm，HCl气体流量为10-200sccm，SiH2Cl2气体流量为20-2000sccm，GeH4气体流量为10-500sccm，B2H6气体流量为5-100sccm。5.如权利要求2所述的晶体管的形成方法，其特征在于，形成所述第二外延层的步骤包括：在选择性外延工艺过程中原位掺杂N型或者P型离子，形成所述第二外延层。6.如权利要求5所述的晶体管的形成方法，其特征在于，原位掺杂N型离子，形成所述第二外延层，所述原位掺杂N型离子的工艺参数包括：腔室压强为10-600toor，腔室温度为650-850℃，H2气体流量为2000-20000sccm，HCl气体流量为30-150sccm，SiH2Cl2气体流量为50-1000sccm，PH3气体流量为30-2000sccm；或者原位掺杂P型离子形成所述第二外延层，所述原位掺杂P型离子的工艺参数包括：腔室压强为8-300toor，腔室温度为600-850℃，H2气体流量为1000-30000sccm，HCl气体流量为10-200sccm，SiH2Cl2气体流量为20-2000sccm，GeH4气体流量为0-500sccm，B2H6气体流量为5-100sccm。7.如权利要求1所述的晶体管的形成方法，其特征在于，在形成第二外延层...

【专利技术属性】
技术研发人员：周飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31