制造存储器件的方法技术

提供了制造存储器件的方法。该方法可以包括形成掩模图案，该掩模图案包括彼此平行并在基板的第一区域上延伸的多个线形部分。掩模图案可以在基板的第二区域上延伸。该方法还可以包括利用掩模图案作为掩模在第一区域中形成多个字线区域、分别在该多个字线区域中形成多条字线、以及从第二区域去除掩模图案以暴露第二区域。在从第二区域去除掩模图案之后掩模图案可以保留在第一区域上。该方法还可以包括在第二区域上形成沟道外延层，同时利用掩模图案作为沟道外延层在第一区域上生长的阻挡物。

【技术实现步骤摘要】
制造存储器件的方法
本专利技术构思涉及制造半导体存储器件的方法。
技术介绍
半导体器件由于它们的小尺寸、多功能和/或低制造成本而被认为是电子产业中的重要因素。随着电子产业的显著发展，半导体器件正在被高度集成。为了半导体器件的高度集成，半导体器件的图案的线宽度正在减小。然而，新的曝光技术和/或昂贵的曝光技术可以用于形成精细图案，使得高度集成半导体器件会是困难的。因此，近来对于新的集成技术已经进行了各种研究。此外，在单元阵列区域之外的外围电路区域上的晶体管的性能对于半导体存储器件的总体性能也会是重要的。为此已经进行各种研究。
技术实现思路
本专利技术构思的实施方式提供制造半导体存储器件的方法，该方法能够制造具有优异的性能的半导体存储器件。根据本专利技术构思的示例实施方式，一种制造半导体存储器件的方法可以包括：提供包括第一区域和第二区域的基板；以及形成掩模图案，该掩模图案包括彼此平行并在基板的第一区域上在第一方向上延伸的多个线形部分。掩模图案可以在基板的第二区域上延伸。该方法还可以包括利用掩模图案作为掩模在基板的第一区域中形成多个字线区域、分别在该多个字线区域中形成多条字线、以及从基板的第二区域去除掩模图案以暴露基板的第二区域。在从基板的第二区域去除掩模图案之后，掩模图案可以保留在基板的第一区域上。该方法还可以包括在基板的第二区域上形成沟道外延层，同时利用该掩模图案作为沟道外延层在基板的第一区域上生长的阻挡物。根据本专利技术构思的示例实施方式，一种制造半导体存储器件的方法可以包括：提供包括单元阵列区域和PMOS区域的基板；以及形成掩模图案，该掩模图案包括彼此平行并在单元阵列区域上在第一方向上延伸的多个线形部分。掩模图案可以在PMOS区域上延伸。该方法还可以包括通过利用掩模图案作为蚀刻掩模蚀刻基板而在单元阵列区域上形成彼此平行的多个凹槽、分别在该多个凹槽中顺序地形成栅电介质层、字线和覆盖图案、以及从PMOS区域去除掩模图案以暴露PMOS区域。在从PMOS区域去除掩模图案之后掩模图案可以保留在单元阵列区域上。该方法还可以包括在PMOS区域上选择性地形成硅锗(SiGe)层同时利用该掩模图案作为硅锗层在单元阵列区域上生长的阻挡物。根据本专利技术构思的示例实施方式，一种形成存储器件的方法可以包括在包括第一区域和第二区域的基板上形成掩模层。掩模层可以包括暴露第一区域的第一开口并在第二区域上延伸。该方法还可以包括：利用掩模层作为蚀刻掩模蚀刻基板以在基板的第一区域中形成凹陷；在凹陷中形成字线；在形成字线之后从基板的第二区域去除掩模层以暴露基板的第二区域；在基板的暴露的第二区域上形成外延层；在外延层上顺序地形成绝缘层和导电层；以及图案化导电层以在外延层上形成晶体管的栅电极。外延层可以用作该晶体管的沟道区。附图说明图1是示出根据本专利技术构思的示例实施方式的半导体存储器件的平面图。图2、图3、图4、图5、图6A、图6B、图7、图8、图9和图10是沿图1的线A-A'、B-B'和C-C'截取的截面图，示出根据本专利技术构思的示例实施方式的制造半导体存储器件的方法。具体实施方式本专利技术构思的示例实施方式连同附图将在下面详细地描述。如这里所用的，术语“和/或”包括一个或多个相关所列项目的任何及所有组合。图1是示出根据本专利技术构思的示例实施方式的半导体存储器件的平面图。图2至图5、图6A、图6B和图7至图10是沿图1的线A-A'、B-B'和C-C'截取的截面图，示出根据本专利技术构思的示例实施方式的制造半导体存储器件的方法。参照图1和图2，可以提供基板1(例如半导体基板)。基板1可以由例如单晶硅形成。基板1可以包括第一区域CAR、第二区域NMOS和第三区域PMOS。第一区域CAR可以是其中形成存储单元的单元阵列区域。第二区域NMOS和第三区域PMOS可以是其中设置外围电路以驱动存储单元的外围电路区域。在第二区域NMOS和第三区域PMOS当中，第二区域NMOS可以是其中形成一个或更多个NMOS晶体管的区域。第三区域PMOS可以是其中形成一个或更多个PMOS晶体管的区域。器件隔离层3可以形成在基板1中以限定有源区域AR、AR1和AR2。器件隔离层3可以由例如硅氧化物层、硅氮化物层和/或硅氮氧化物层形成。可以采用STI(浅沟槽隔离)方法以形成器件隔离层3。例如，器件隔离层3可以通过蚀刻基板1以形成沟槽、用绝缘层填充沟槽以及对绝缘层执行平坦化工艺而形成。有源区域AR、AR1和AR2可以包括单元有源区域AR、第一外围有源区域AR1以及第二外围有源区域AR2。第一区域CAR可以包括多个单元有源区域AR。在一些实施方式中，每个单元有源区域AR可以具有如图1所示的在第一方向X上延伸的条形状。基板1可以包括通过注入其导电性适合于相应的区域CAR、NMOS和PMOS的特性的杂质而形成的阱区。参照图1和图3，可以进行离子注入工艺以在单元有源区域AR中形成第一单元杂质区域11和第二单元杂质区域13。在此步骤中，第二区域NMOS和第三区域PMOS可以用掩模图案覆盖从而不在第二区域NMOS和第三区域PMOS中形成第一单元杂质区域11和第二单元杂质区域13。在一些实施方式中，第一单元杂质区域11和第二单元杂质区域13可以不在此步骤中形成而是可以在形成字线WL和沟道外延层(例如图5中的沟道外延层17)之后的随后步骤中形成。例如，第一单元杂质区域11可以对应于DRAM单元晶体管的源极，第二单元杂质区域13可以对应于DRAM单元晶体管的漏极。第一单元杂质区域11和第二单元杂质区域13可以通过掺杂例如N型杂质而形成。第一掩模图案4可以形成在基板1和器件隔离层3上。第一掩模图案4可以形成为具有多个线形状，其在交叉第一方向X的第二方向Y上在第一区域CAR上延伸，并可以覆盖全部的第二区域NMOS和第三区域PMOS。第一掩模图案4可以形成为部分地暴露单元有源区域AR。第一掩模图案4可以由例如硅氧化物层、硅氮化物层和/或硅氮氧化物层形成。第一掩模图案4可以用作蚀刻掩模以图案化第一区域CAR上的基板1和器件隔离层3，使得彼此平行的多个凹槽5可以形成为在第二方向Y上延伸。单元栅电介质层7可以形成为共形地覆盖凹槽5的内壁。导电层可以形成为填充凹槽5。可以对导电层和单元栅电介质层7进行回蚀刻工艺以形成在第二方向Y上延伸的多条字线WL同时保留每个凹槽5中的单元栅电介质层7并暴露凹槽5的上侧壁。盖层可以形成在字线WL上，然后可以进行回蚀刻工艺以在每个凹槽5的上部分中形成单元覆盖图案9。单元覆盖图案9可以由绝缘材料诸如硅氮化物层形成。参照图1和图4，第二掩模图案15可以形成在基板1上以覆盖第一区域CAR和第二区域NMOS并暴露第三区域PMOS。第二掩模图案15可以由相对于第一掩模图案4具有蚀刻选择性的材料形成。例如，第二掩模图案15可以是光致抗蚀剂图案。第二掩模图案15可以用作蚀刻掩模以从第三区域PMOS去除第一掩模图案4，因此基板1的顶表面可以在第三区域PMOS上被暴露。参照图1和图5，第二掩模图案15可以被去除。沟道外延层17可以形成在第三区域PMOS上的基板1的暴露的顶表面上，同时利用第一掩模图案4作为外延阻挡物。当沟道外延层17正形成在第三区域PMOS上时，第一掩模图案4可以用作沟道外延层17在第一区域CAR和第二本文档来自技高网...

【技术保护点】
一种制造存储器件的方法，所述方法包括：提供包括第一区域和第二区域的基板；形成掩模图案，该掩模图案包括彼此平行并在所述基板的所述第一区域上在第一方向上延伸的多个线形部分，所述掩模图案在所述基板的所述第二区域上延伸；利用所述掩模图案作为掩模在所述基板的所述第一区域中形成多个字线区域；分别在所述多个字线区域中形成多条字线；从所述基板的所述第二区域去除所述掩模图案以暴露所述基板的所述第二区域，在从所述基板的所述第二区域去除所述掩模图案之后所述掩模图案保留在所述基板的所述第一区域上；以及在所述基板的所述第二区域上形成沟道外延层，同时利用所述掩模图案作为所述沟道外延层在所述基板的所述第一区域上生长的阻挡物。

【技术特征摘要】
2016.10.31 KR 10-2016-01435001.一种制造存储器件的方法，所述方法包括：提供包括第一区域和第二区域的基板；形成掩模图案，该掩模图案包括彼此平行并在所述基板的所述第一区域上在第一方向上延伸的多个线形部分，所述掩模图案在所述基板的所述第二区域上延伸；利用所述掩模图案作为掩模在所述基板的所述第一区域中形成多个字线区域；分别在所述多个字线区域中形成多条字线；从所述基板的所述第二区域去除所述掩模图案以暴露所述基板的所述第二区域，在从所述基板的所述第二区域去除所述掩模图案之后所述掩模图案保留在所述基板的所述第一区域上；以及在所述基板的所述第二区域上形成沟道外延层，同时利用所述掩模图案作为所述沟道外延层在所述基板的所述第一区域上生长的阻挡物。2.如权利要求1所述的方法，其中所述掩模图案包括硅氧化物层、硅氮化物层和/或硅氮氧化物层。3.如权利要1所述的方法，在形成所述沟道外延层之后还包括：从所述基板的所述第一区域去除所述掩模图案；以及在所述基板的所述第一区域上形成层间电介质层，其中所述层间电介质层包括包含硅氧化物层和硅氮化物层的多个层。4.如权利要求1所述的方法，在形成所述掩模图案之前还包括：在所述基板中形成器件隔离层以限定有源区域；以及在所述有源区域中形成第一杂质区域和第二杂质区域，其中所述多条字线中的一条在所述有源区域中并在所述第一杂质区域和所述第二杂质区域之间。5.如权利要求4所述的方法，还包括：在所述基板的所述第一区域上形成层间电介质层；形成延伸穿过所述层间电介质层的位线接触以及电连接到所述位线接触的位线，其中所述位线接触电连接到所述第一杂质区域，所述位线在所述层间电介质层上在交叉所述第一方向的第二方向上延伸；以及形成延伸穿过所述层间电介质层的存储节点接触和连接到所述存储节点接触的数据存储元件，其中所述存储节点接触电连接到所述第二杂质区域，并且所述层间电介质层的一部分在所述数据存储元件和所述位线之间。6.如权利要求5所述的方法，还包括在所述基板的所述第二区域上的所述沟道外延层上形成PMOS栅极图案，其中所述位线和所述PMOS栅极图案包括相同的导电层。7.一种制造存储器件的方法，所述方法包括：提供包括单元阵列区域和PMOS区域的基板；形成掩模图案，该掩模图案包括彼此平行并在所述单元阵列区域上在第一方向上延伸的多个线形部分，所述掩模图案在所述PMOS区域上延伸；通过利用所述掩模图案作为蚀刻掩模蚀刻所述基板，在所述单元阵列区域上形成彼此平行的多个凹槽；分别在所述多个凹槽中顺序地形成栅电介质层、字线和覆盖图案；从所述PMOS区域去除所述掩模图案以暴露所述PMOS区域，在从所述PMOS区域去除所述掩模图案之后所述掩模图案保留在所述单元阵列区域上；以及在所述PMOS区域上选择性地形成硅锗(SiGe)...

【专利技术属性】
技术研发人员：李基硕，金大益，金根楠，金奉秀，朴济民，尹灿植，黄有商，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR