横向扩散金属氧化物半导体晶体管及其制造方法技术

本公开涉及横向扩散金属氧化物半导体(LDMOS)晶体管及其制造方法。其中一个实施例提供了一种LDMOS晶体管，其包括：衬底，在衬底中形成有沟道区、源极区、漏极区和在沟道区与漏极区之间的漂移区；以及电介质层，放置在漂移区的至少一部分上，并且与衬底的主表面直接接触，其中所述电介质层带有电荷以使得在所述电介质层下的漂移区中形成相应感应区域，所述感应区域具有与漂移区相反的导电类型。

【技术实现步骤摘要】
横向扩散金属氧化物半导体晶体管及其制造方法
本公开涉及半导体领域，特别涉及横向扩散金属氧化物半导体(LaterallyDiffusedMetalOxideSemiconductor，缩写为LDMOS)晶体管。
技术介绍
LDMOS晶体管的关键性能参数主要有两个：击穿电压(breakdownvoltage)和导通电阻(on-stateresistance)。在LDMOS晶体管领域，一直追求更高的击穿电压和更低的导通电阻。因此存在对于新的技术的需求。
技术实现思路
本公开的一个目的是提供一种新型的LDMOS晶体管的结构及相应的制造方法。根据本公开的第一方面，提供了一种LDMOS晶体管，其包括：衬底，在衬底中形成有沟道区、源极区、漏极区和在沟道区与漏极区之间的漂移区；以及电介质层，放置在漂移区的至少一部分上，并且与衬底的主表面直接接触，其中所述电介质层带有电荷以使得在所述电介质层下的漂移区中形成相应感应区域，所述感应区域具有与漂移区相反的导电类型。根据本公开的第二方面，提供了一种制造LDMOS晶体管的方法，其包括：提供衬底，在所述衬底中形成有沟道区、源极区、漏极区和在沟道区与漏极区之间的漂移区；以及在与漂移区的至少一部分对应的衬底上形成电介质层，所述电介质层与衬底的主表面直接接触，其中所述电介质层带有电荷以使得在所述电介质层下的漂移区中形成相应感应区域，所述感应区域具有与漂移区相反的导电类型。通过以下参照附图对本专利技术的示例性实施例的详细描述，本专利技术的其它特征及其优点将会变得更为清楚。附图说明构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：图1示出了现有技术的LDMOS晶体管的基本结构。图2A-2D示出了根据本公开示例性实施例的LDMOS晶体管的各种示例结构的截面图。图3示出了根据本公开示例性实施例的LDMOS晶体管制造方法的流程图。图4A-4C分别示出了在根据本公开一个示例性实施例来制造LDMOS晶体管的一个方法示例的各个步骤处的装置截面示意图。注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的专利技术并不限于附图等所公开的位置、尺寸及范围等。具体实施方式下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的半导体装置及其制造方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本专利技术的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。图1示出了现有技术的LDMOS晶体管的基本结构，在此，以N型LDMOS晶体管为例来进行说明。根据RESURF(REducedSURfaceField，降低表面场)原理，传统的LDMOS晶体管在漏极侧包括漂移区(例如图1中的N型阱102)和其中形成的LOCOS(localoxidationofsilicon，硅的局部氧化)或STI(shallowtrenchisolation，浅沟槽隔离)结构(例如图1中的LOCOS/STI103)，从而极大提高击穿电压，并且保证可行的导通电阻。当在栅极108与源极106之间施加足够的正向电压时，该晶体管导通，在栅极下方形成沟道区109，此时电子(即多数载流子)沿着图1中示出的箭头方向从源极流到漏极(如图1所示的漏极区104)。本领域中存在不断提高击穿电压同时降低导通电阻的需求，因此也存在各种各样的技术来改进该传统LDMOS晶体管的结构。而本申请的专利技术人经过研究发现，有些电介质材料(例如高介电常数材料(也称作高k材料))由于其自身的性质(如缺陷、悬空键等等)可以在其中束缚或蓄积电荷。当在漏极漂移区的衬底表面上形成这样的电介质材料层时，由于其中蓄积有电荷，该蓄积的电荷将衬底中的电性相反的电荷吸引至该电介质层/衬底界面(即衬底主表面)，从而在漂移区上部形成一相反导电类型的区域(本文中也称为“感应区域”)。该相反导电类型的区域会影响漂移区的电场分布，从而提高击穿电压的同时能降低导通电阻。鉴于上述研究，本申请的专利技术人提出了一种新型的LDMOS晶体管结构，其中不用在漏极漂移区中形成LOCOS或STI结构，而是在至少一部分漂移区的衬底主表面上形成带有相应电荷的电介质层，使得该电介质层在漂移区中感应形成与漂移区相反导电类型的区域。因此，该感应区域、漂移区、以及在漂移区下方的与漂移区相反导电类型的区域一起形成了DoubleRESURF(双RESURF)结构，其同时改善了击穿电压和导通电阻。此外，由于该新结构的漏极漂移区中没有LOCOS或STI，因此在源极和漏极之间的载流子流动路径(即电流路径)变短，这进一步降低了导通电阻。具体而言，根据本公开一个方面，提出了一种LDMOS晶体管，其包括：衬底，在衬底中形成有沟道区、源极区、漏极区和在沟道区与漏极区之间的漂移区；以及电介质层，放置在漂移区的至少一部分上，并且与衬底的主表面直接接触，其中该电介质层带有电荷以使得在所述电介质层下的漂移区中形成相应感应区域，所述感应区域具有与漂移区相反的导电类型。下面将结合附图来详细阐述本公开的技术。图2A-2D示出了根据本公开示例性实施例的LDMOS晶体管的各种结构的示意性截面图。请注意，本文中均是以N型LDMOS晶体管为例来进行说明的，但本领域技术人员均能理解，本专利技术也完全适用于P型LDMOS晶体管，只用将各掺杂区域的导电类型反转，使电介质层带有正电荷即可。如图2A所示，该LDMOS晶体管包括P型衬底201。该衬底201可以由适合于LDMOS晶体管的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底201也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。P型衬底意指衬底中的用来形成晶体管有源区的半导体部(例如，绝缘体上的半导体层)是P型掺杂的。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。除了图中示出的构件之外，衬底201中还可以形成有其它的构件，例如，在早期或后期处理步骤中形成的其它构件。在该衬底201中形成有沟道区209、源极区206、漏极区204、和在沟道区209与漏极区204之间的漂移区202。在沟道区209对应的衬底上形成栅极结构，本文档来自技高网...

【技术保护点】
一种LDMOS晶体管，其特征在于，包括：衬底，在衬底中形成有沟道区、源极区、漏极区和在沟道区与漏极区之间的漂移区；以及电介质层，放置在漂移区的至少一部分上，并且与衬底的主表面直接接触，其中所述电介质层带有电荷以使得在所述电介质层下的漂移区中形成相应感应区域，所述感应区域具有与漂移区相反的导电类型。

【技术特征摘要】
1.一种LDMOS晶体管，其特征在于，包括：衬底，在衬底中形成有沟道区、源极区、漏极区和在沟道区与漏极区之间的漂移区；以及电介质层，放置在漂移区的至少一部分上，并且与衬底的主表面直接接触，其中所述电介质层带有电荷以使得在所述电介质层下的漂移区中形成相应感应区域，所述感应区域具有与漂移区相反的导电类型。2.根据权利要求1所述的LDMOS晶体管，其特征在于，所述电介质层由高介电常数材料形成。3.根据权利要求2所述的LDMOS晶体管，其特征在于，所述高介电常数材料选自如下中的至少一种：HfO、HfSiO、HfTaO、HfTiO、HfZrO、Al2O3、ZrO2、HfO2-Al2O3。4.根据权利要求1所述的LDMOS晶体管，其特征在于，所述电介质层的厚度在10到500纳米的范围内。5.根据权利要求1所述的LDMOS晶体管，其特征在于，所...

【专利技术属性】
技术研发人员：柯天麒，姜鹏，汤茂亮，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32