一种半导体器件反熔丝结构制造技术

本实用新型专利技术提供一种半导体器件反熔丝结构，制备包括：提供一半导体衬底，具有有源区及隔离区；于半导体衬底内定义一反熔丝配置区，形成一环绕反熔丝配置区的沟槽结构，反熔丝配置区包括位于有源区内的第一部分及延伸至隔离区内的第二部分；于沟槽结构的底部及局部侧壁形成介质层和导电层；于隔离区内形成电连接于导电层且第一接触窗，于有源区内形成与沟槽结构远离第一接触窗的一侧具有第二间距的第二接触窗。通过上述方案，本实用新型专利技术通过在埋入式金属线的一角设置凸出部，可以控制线路导通时的连接点，将第一接触窗设置在隔离区中，以保证器件导通时的稳定性，其制备可以在存储器的埋入式字符线的制备流程中完成，无需增加额外的工艺步骤。

A kind of reverse fuse structure for semiconductor devices

The utility model provides an anti fuse structure of a semiconductor device, which includes: providing a half conductor substrate, an active area and a isolation area; a reverse fuse configuration area is defined in a semiconductor substrate to form a groove around the anti fuse configuration area, and the anti fuse configuration area includes the first part and the extension in the active area. The second part is extended into the isolation zone; the bottom and the local side wall of the groove structure form the dielectric layer and the conductive layer; in the isolation zone, the electric connection is connected to the conductive layer and the first contact window. In the active area, the second contact window with a second distance away from the side of the first contact window is formed in the active area. Through the above scheme, the utility model can control the connection point of the line through the convex part of the buried metal line, and set the first contact window in the isolation area to ensure the stability of the device when the device is on, and the preparation can be completed in the preparation process of the embedded character line of the memory without increasing the increase. Add extra process steps.

【技术实现步骤摘要】
一种半导体器件反熔丝结构
本技术属于集成电路制造
，特别是涉及一种半导体器件反熔丝结构。
技术介绍
众所周知，非易失性存储器在断电之后仍旧可以保存其数据内容。一般来说，当非易失性存储器制造完成并出厂后，使用者即可以编程(program)非易失性存储器，进而将数据记录在非易失性存储器中。而根据编程的次数，非易失性存储器可进一步区分为：多次编程的存储器(multi-timeprogrammablememory，简称MTP存储器)、一次编程的存储器(onetimeprogrammablememory，简称OTP存储器)或者光罩式只读存储器(MaskROM存储器)。OTP存储器件可以被分类为熔丝型OTP存储器件或者反熔丝型OTP存储器件。包括在熔丝型OTP存储器件内的每个存储单元可以在其被编程之前提供短路，并且可以在其被编程之后提供开路。相反地，包括在反熔丝型OTP存储器件内的每个存储单元可以在其被编程之前提供开路，并且可以在其被编程之后提供短路。考虑到MOS晶体管的特征，CMOS工艺可以适用于反熔丝型OTP存储器件的制造。而如DRAM备用存储单元控制反熔丝结构至关重要，现有技术中，存本文档来自技高网...

【技术保护点】
一种半导体器件反熔丝结构，其特征在于，包括：半导体衬底(1)，具有有源区(11)及位于所述有源区外围的隔离区(12)，反熔丝配置区(13)定义于所述半导体衬底内，所述反熔丝配置区包括位于所述有源区内的第一部分(132)以及连接所述第一部分的一端并延伸至所述隔离区内的第二部分(132)，沟槽结构(71)位于所述半导体衬底内，并环绕所述反熔丝配置区设置；介质层(81)及导电层(83)，所述介质层结合于所述沟槽结构的底部及局部侧壁，所述导电层填充于所述介质层内，所述导电层的顶部低于所述半导体衬底的上表面；以及第一接触窗(91)及第二接触窗(92)，所述第一接触窗电连接于处于所述隔离区内的所述导电层上...

【技术特征摘要】
1.一种半导体器件反熔丝结构，其特征在于，包括：半导体衬底(1)，具有有源区(11)及位于所述有源区外围的隔离区(12)，反熔丝配置区(13)定义于所述半导体衬底内，所述反熔丝配置区包括位于所述有源区内的第一部分(132)以及连接所述第一部分的一端并延伸至所述隔离区内的第二部分(132)，沟槽结构(71)位于所述半导体衬底内，并环绕所述反熔丝配置区设置；介质层(81)及导电层(83)，所述介质层结合于所述沟槽结构的底部及局部侧壁，所述导电层填充于所述介质层内，所述导电层的顶部低于所述半导体衬底的上表面；以及第一接触窗(91)及第二接触窗(92)，所述第一接触窗电连接于处于所述隔离区内的所述导电层上且与所述有源区具有第一间距(Z1)，所述第二接触窗位于所述有源区内且与所述沟槽结构远离所述第一接触窗的一侧具有第二间距(Z2)。2.根据权利要求1所述的半导体器件反熔丝结构，其特征在于，所述沟槽结构包括环形部(711)以及凸出部(712)，其中，所述环形部环绕所述反熔丝配置区的外侧壁，所述凸出部位于所述环形部靠近所述第二接触窗的一侧的外侧壁上且所述凸出部与所述第二接触窗之间具有第三间距(Z3)。3.根据权利要求1所述的半导体器件反熔丝结构，其特征在于，所述介质层的顶部低于所述半导体衬底的上表面；所述半导体器件反熔丝结构还包括填孔绝缘层(93)，填充于所述沟槽结构的上部并延伸至所述半导体衬底的上表面，其中，所述第一接触窗穿过所述填孔绝缘层与所述导电层电连接，所...

【专利技术属性】
技术研发人员：不公告发明人，
申请(专利权)人：睿力集成电路有限公司，
类型：新型
国别省市：安徽,34